特許
J-GLOBAL ID：200903097723119510
インタリーブアドレス生成装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2000-076879
公開番号（公開出願番号）：特開2001-267934
出願日： 2000年03月17日
公開日（公表日）： 2001年09月28日
要約：
【要約】【課題】 Primeインタリーブのアドレスを生成する際に、インタリーブパターン生成の処理負担を軽減することができるインタリーブアドレス生成装置を提供すること。【解決手段】 メモリアドレス生成装置12はメモリアドレスを生成し、乗算器15は、前記マトリクスの行の入れ替えパターンが記憶されるメモリ14から行カウンタ11より出力される行番号に対応する行の入れ替えパターン値を読み出して、その読み出した行の入れ替えパターン値に前記マトリクスの列数を乗算することによりアドレスオフセット値を算出し、加算器16は、前記マトリクスの列の入れ替えパターンが記憶されるメモリ13からメモリアドレス生成装置において生成されたメモリアドレスに対応する列の入れ替えパターン値を読み出し、その読み出した列の入れ替えパターン値と前記アドレスオフセット値を加算してインターリーブアドレスを生成する。
請求項（抜粋）：
インタリーブアドレスが割り当てられるマトリクスの行番号を出力する行カウンタと、前記行カウンタから出力される行番号よりメモリアドレスを生成するメモリアドレス生成手段と、前記行カウンタにより出力される行番号に対応する行の入れ替えパターン値を参照して、その参照した行の入れ替えパターン値に前記マトリクスの列数を乗算することによりアドレスオフセット値を算出するアドレスオフセット値算出手段と、前記メモリアドレス生成手段において生成されたメモリアドレスに対応する列の入れ替えパターン値を参照し、その参照した列の入れ替えパターン値と前記アドレスオフセット値を加算してインタリーブアドレスを生成する加算手段と、を具備することを特徴とするインタリーブアドレス生成装置。
IPC (5件)：
H03M 13/27
, G06F 11/10 330
, G06F 11/10
, H04B 14/04
, H04L 1/00
H03M 13/27
, G06F 11/10 330 F
, G06F 11/10 330 S
, H04B 14/04 F
, H04L 1/00 B
5B001AA13
, 5B001AB02
, 5B001AB03
, 5B001AC01
, 5B001AC05
, 5B001AD06
, 5B001AE04
, 5J065AA01
, 5J065AA03
, 5J065AB01
, 5J065AC02
, 5J065AD10
, 5J065AE06
, 5J065AF03
, 5J065AG06
, 5J065AH02
, 5J065AH04
, 5J065AH06
, 5J065AH09
, 5J065AH15
, 5J065AH17
, 5J065AH21
, 5K014AA01
, 5K014BA10
, 5K014FA16
, 5K041AA02
, 5K041FF02
, 5K041HH11
, 5K041HH32
, 5K041JJ28
, 5K041JJ32
