特許

J-GLOBAL ID：200903085509617024

ブースト回路

発明者： 須藤 直昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-078729
公開番号（公開出願番号）：特開2000-276893
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 電源電圧Vccの変動に加えて、プロセス条件のばらつき及び外部温度の変動によるブースト電圧のばらつきを抑制することができるブースト回路を提供する。【解決手段】 ブースト回路ユニット11,12が並列に接続され、これと同等の構成のダミーブースト回路ユニットのブースト出力電圧VBOOST’が電圧検出回路により検出されている。電圧検出回路はVBOOST’がVLIMITより低いとハイ、VLIMIT以上であるとロウの信号TBST2を出力し、このTBST2がNAND回路15に入力される。NAND回路15はハイが入力されたときに、入力電圧ATDBST2をブースト回路ユニット12にも入力させ、2台のブースト回路ユニット11,12がブースト動作する。

請求項（抜粋）：

複数個(n個)の並列接続されたブースト回路ユニットから構成されるブースト回路本体と、前記ブースト回路本体のブースト回路ユニットと同等の構成のダミーブースト回路ユニット及びそのブースト回路ユニットの出力電圧を検出する電圧検出回路から構成されるブースト電圧検出部と、このブースト電圧検出部の検出結果に基づいて前記ブースト回路本体の回路ユニットの動作台数を選択する選択回路とを有することを特徴とするブースト回路。

IPC (2件)：

G11C 16/06 ,  H02M 3/07

FI (2件)：

G11C 17/00 632 A ,  H02M 3/07

Fターム (11件)：

5B025AD10 ,  5B025AE06 ,  5B025AE08 ,  5H730AA04 ,  5H730AA16 ,  5H730AS04 ,  5H730BB02 ,  5H730BB82 ,  5H730DD04 ,  5H730FD01 ,  5H730FG01

引用特許：

審査官引用 (4件)

• 電源回路及び不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-044011   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平8-221720   出願人：株式会社リコー
• 昇圧回路
  公報種別：公開公報   出願番号：特願平8-148148   出願人：日本電気株式会社
• 温度補償回路
  公報種別：公開公報   出願番号：特願平6-130650   出願人：ソニー株式会社