特許
J-GLOBAL ID：200903085588641180

強誘電体メモリ装置

発明者：
平野 博茂

平野 博茂 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-219955
公開番号（公開出願番号）：特開2000-058768
出願日： 1998年08月04日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】 下部電極と上部電極との間に強誘電体膜を介在させた強誘電体キャパシタをメモリセルに配置した強誘電体メモリ装置の信頼性を向上させる。【解決手段】 活性領域OD内には、ワード線WLをゲートとするメモリセルトランジスタが設けられ、素子分離領域の上に、下部電極,強誘電体膜及び上部電極TEからなる強誘電体キャパシタが設けられている。上部電極TEとメモリセルトランジスタの一方の不純物拡散層とを接続するストレージ配線20と、他方の不純物拡散層に接続されるビット線BLが形成されている。ストレージ配線20と上部電極18とを接続するコンタクトCEは、平面図において、上部電極TEのコーナー付近に形成されている。これにより、上部電極18から強誘電体膜17への異物の侵入やコンタクト形成時のダメージ等があった場合でも、その影響が緩和され、強誘電体キャパシタの特性を改善することができる。
請求項（抜粋）：
上部電極,下部電極及び上記上部電極-下部電極間に介在する強誘電体膜により構成される強誘電体キャパシタと、第1の不純物拡散層,第2の不純物拡散層及びゲートを有し、上記強誘電体キャパシタの上記上部電極への電圧の供給を制御するためのメモリセルトランジスタと、上記メモリセルトランジスタ及び強誘電体キャパシタの上方に形成された層間絶縁膜と、上記層間絶縁膜の上に形成された第1の配線層と、上記第1の配線層と上記強誘電体キャパシタの上部電極とを接続するコンタクトとを備え、上記コンタクトは、平面的に見て、上記上部電極の中心位置を通過する1つの線と干渉しないように上部電極の中心付近の位置からオフセットした位置に形成されていることを特徴とする強誘電体メモリ装置。
IPC (3件)：
H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (2件)：
H01L 27/10 451 ,  H01L 27/10 651
Fターム (12件)：
5F083AD21 ,  5F083FR02 ,  5F083GA21 ,  5F083JA15 ,  5F083JA36 ,  5F083JA38 ,  5F083KA02 ,  5F083LA21 ,  5F083MA06 ,  5F083MA17 ,  5F083MA18 ,  5F083MA20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM