特許
J-GLOBAL ID：200903085595079609
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-222025
公開番号（公開出願番号）：特開平9-064284
出願日： 1995年08月30日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 従来外付けであったバイパスコンデンサを半導体集積回路の内部に集積することにより、電源及びグランドノイズに強い半導体集積回路を提供する。【解決手段】 最上部の層から順に、電源配線111に用いられる電源配線層110、電源配線層110とグランド配線層130を電気的に絶縁でき、電源配線111と第1信号配線151を接続できるようにスルーホール121をもつ第1絶縁層120、グランド配線132に用いられ、電源配線111と第1信号配線151を接続できるように電源配線131をもつグランド配線層130、グランド配線130と信号配線層150を電気的に絶縁でき、電源配線111と第1信号配線151を接続できるようにスルーホール141を持ち、グランド配線132と第2信号配線152を接続できるようにスルーホール142をもつ第2絶縁層140、信号配線に用いられ、第1信号配線151、第2信号配線152及び第3信号配線153からなる信号配線層150より構成される。
請求項（抜粋）：
(a)多層化された第1配線層及び第2配線層を設け、(b)前記第1配線層を第1電源配線に用い、(c)前記第2配線層を第2電源配線に用い、(d)前記第1電源配線と第2電源配線は互いに重ねて配置されており、(e)前記第1電源配線と第2電源配線によって得られる容量により、半導体集積回路内部にバイパスコンデンサを構成することを特徴とする半導体集積回路。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 21/3205
H01L 27/04 C
, H01L 21/88 Z
, H01L 27/04 D
