特許

J-GLOBAL ID：200903085597973501

配線基板、薄膜トランジスタ、表示装置及びテレビジョン装置の作製方法

発明者： 山本 裕子 ,  徳丸 亮
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-186509
公開番号（公開出願番号）：特開2006-049847
出願日： 2005年06月27日
公開日（公表日）： 2006年02月16日
要約：

【課題】 本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置の作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。【解決手段】 本発明の配線基板の作製方法の一は、被処理物を有する第1の領域を形成し、一部の被処理物表面を改質して、第1の領域と境界線を有する第2の領域を形成し、境界線を越えて第1の領域の一部、及び第2の領域に連続的に導電性材料を含む組成物を吐出し、組成物を固化して導電層を形成し、境界線を越えて第1の領域の一部に形成された導電層を除去する。【選択図】 図1

請求項（抜粋）：

被処理物を有する第1の領域を形成し、 一部の前記被処理物表面を改質して、前記第1の領域と境界線を有する第2の領域を形成し、 前記境界線を越えて前記第1の領域の一部、及び前記第2の領域に連続的に導電性材料を含む組成物を吐出し、 前記組成物を固化して導電層を形成し、 前記境界線を越えて前記第1の領域の一部に形成された導電層を除去することを特徴とする配線基板の作製方法。

IPC (9件)：

H05K 3/10 ,  H01L 21/288 ,  H05B 33/10 ,  H01L 51/50 ,  H05K 3/04 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 21/320 ,  H01L 51/05

FI (9件)：

H05K3/10 C ,  H01L21/288 Z ,  H05B33/10 ,  H05B33/14 A ,  H05K3/04 ,  H01L29/78 617J ,  H01L29/78 627C ,  H01L21/88 B ,  H01L29/28

Fターム (132件)：

3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  3K007GA00 ,  4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB18 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD51 ,  4M104DD52 ,  4M104DD53 ,  4M104DD79 ,  4M104DD80 ,  4M104DD81 ,  4M104GG08 ,  4M104GG20 ,  5E339BE20 ,  5E339DD03 ,  5E343BB72 ,  5E343DD13 ,  5E343DD76 ,  5E343EE42 ,  5E343GG08 ,  5F033GG01 ,  5F033GG04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH19 ,  5F033HH31 ,  5F033HH38 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ73 ,  5F033QQ82 ,  5F033QQ83 ,  5F033VV06 ,  5F033VV15 ,  5F033XX33 ,  5F033XX34 ,  5F110AA16 ,  5F110AA28 ,  5F110BB02 ,  5F110BB04 ,  5F110CC05 ,  5F110CC06 ,  5F110CC07 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD11 ,  5F110DD17 ,  5F110DD25 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE27 ,  5F110EE38 ,  5F110EE42 ,  5F110EE47 ,  5F110EE48 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF07 ,  5F110FF10 ,  5F110FF28 ,  5F110FF30 ,  5F110GG02 ,  5F110GG05 ,  5F110GG06 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG28 ,  5F110GG29 ,  5F110GG33 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110GG51 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK08 ,  5F110HK21 ,  5F110HK32 ,  5F110HK35 ,  5F110HK41 ,  5F110HL07 ,  5F110HM15 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110PP01 ,  5F110PP03 ,  5F110PP29 ,  5F110PP34 ,  5F110PP35 ,  5F110QQ01 ,  5F110QQ02 ,  5F110QQ19

引用特許：

出願人引用 (1件)

• 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-052460   出願人：セイコーエプソン株式会社

審査官引用 (2件)

• パターン形成体の製造方法
  公報種別：公開公報   出願番号：特願平11-053774   出願人：大日本印刷株式会社
• 有機EL表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-199982   出願人：セイコーエプソン株式会社