特許
J-GLOBAL ID：200903085599950142
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-260036
公開番号（公開出願番号）：特開平9-102586
出願日： 1995年10月06日
公開日（公表日）： 1997年04月15日
要約：
【要約】【課題】 1回の溝エッチング工程で、深さの異なる複数の素子分離溝を形成する。【解決手段】 シリコン基板1上に酸化膜2を形成し(図1(a)、(b))、酸化膜2をパターニングして溝2a、2bを形成する(図1(c))。この時、溝2a、2bの溝幅は、浅い素子分離溝に対しては狭く、深い素子分離溝に対しては広くする。この状態で、溝のエッチングを行うと溝のエッチングレートは溝幅が狭いと小さいので、深さの異なる2種類の溝3a、3bを形成することができる(図1(d))。
請求項（抜粋）：
半導体基板に深さの異なる複数の溝を形成して半導体装置を製造する方法において、前記深さの異なる複数の溝を形成する工程は、前記半導体基板(1)に絶縁膜(2)を形成する工程と、浅い溝の形成領域は溝幅を狭く、深い溝の形成領域は溝幅を広くするように、前記絶縁膜をパターニングして溝幅の異なる複数の溝(2a〜2f)を形成する工程と、前記複数の溝が形成された絶縁膜をマスクとしてエッチングを行い、深さの異なる複数の溝(3a〜3f)を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 27/08 331
, H01L 21/76
, H01L 21/8234
, H01L 27/088
H01L 27/08 331 A
, H01L 21/76 L
, H01L 27/08 102 J
