特許
J-GLOBAL ID：200903085608397796
プロセッサシステム及びマルチスレッドプロセッサ
発明者：
出願人/特許権者：
代理人 (4件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-240195
公開番号（公開出願番号）：特開2007-058331
出願日： 2005年08月22日
公開日（公表日）： 2007年03月08日
要約：
【課題】 処理の周期が非常に短い場合やプロセッサの消費電力を低減するために、プロセッサのクロック周波数を低下させた場合でも処理性能を一定にする。【解決手段】 クロック生成回路へクロック周波数制御信号を出力し、クロック生成回路で生成されたプロセッサ動作周波数を入力するマルチスレッドプロセッサにおいて、そのクロック周波数制御信号に基づいて、少なくとも1つのスレッドをプロセッサ動作周波数によらず、一定周期でスケジュールする。【選択図】 図3
請求項（抜粋）：
クロック生成回路と、マルチスレッドプロセッサとで構成されるプロセッサシステムであって、
前記クロック生成回路は、前記マルチスレッドプロセッサからクロック周波数制御信号を入力し、前記クロック周波数制御信号に基づいて周波数が変化するプロセッサ動作周波数を生成する生成手段を有し、
前記マルチスレッドプロセッサは、前記クロック周波数制御信号に基づいて、1つ以上のスレッドをプロセッサ動作周波数によらず、一定周期でスケジュールするスケジュール手段を有することを特徴とするプロセッサシステム。
IPC (3件)：
G06F 9/46
, G06F 9/48
, G06F 1/08
G06F9/46 410
, G06F9/46 452Z
, G06F1/04 320A
