半導体試験装置の試験パターン波形整形回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-249906
公開番号（公開出願番号）：特開平8-086844
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：

【要約】【目的】ピンマルチプレクス機能をもつ波形整形回路で、XOR波形モードを指定したとき、試験サイクル時間が短く同一パターンが連続した場合、SRフリップフロップに入力するセット信号及びリセット信号が正常に発生できる回路を実現する。【構成】 CH1の波形整形部の中に、PAT1信号及びMCLK信号を入力として、注目サイクルのパターン信号を発生するFF11を設ける。更に、上記FF11の出力信号及びMCLK信号を入力として、1つ前のサイクルのパターン信号を発生するFF12を設ける。そして、上記FF12の出力信号及びCH2の1つ前のサイクルのパターン信号を発生するFF22の出力信号を入力として、PINMUX信号で出力信号を選択するSEL1を設ける。上記FF11の出力信号及び上記SEL1の出力信号を入力として、排他的論理和するゲートを設け、上記ゲートの出力が論理“0”の時、ACLK1信号を禁止するゲートを設ける。

請求項（抜粋）：

1テスタサイクルにCH1及びCH2の2ピンの波形を論理和して1ピンに出力するピンマルチプレクス機能を持った波形整形回路において、CH1の波形整形部(111)の中に、PAT1信号及びMCLK信号を入力として、注目サイクルのパターン信号を発生するフリップフロップFF11(1)を設け、上記フリップフロップFF11(1)の出力信号及びMCLK信号を入力として、1つ前のサイクルのパターン信号を発生するフリップフロップFF12(2)を設け、上記フリップフロップFF12(2)の出力信号及びCH2の1つ前のサイクルのパターン信号を発生するフリップフロップFF22(7)の出力信号を入力として、PINMUX信号で出力信号を選択するマルチプレクサSEL1(3)を設け、上記フリップフロップFF11(1)の出力信号及び上記マルチプレクサSEL1(3)の出力信号を入力として、排他的論理和するゲート(4)を設け、上記ゲート(4)の出力が論理“0”の時、ACLK1信号の出力を禁止するゲート(5)を設け、CH2の波形整形部(112)の中に、PAT2信号及びMCLK信号を入力として、注目サイクルのパターン信号を発生するフリップフロップFF21(6)を設け、上記フリップフロップFF21(6)の出力信号及びMCLK信号を入力として、1つ前のサイクルのパターン信号を発生するフリップフロップFF22(7)を設け、上記フリップフロップFF22(7)の出力信号及びCH1の注目サイクルのパターン信号を発生するフリップフロップFF11(1)の出力信号を入力として、PINMUX信号で出力信号を選択するマルチプレクサSEL2(8)を設け、上記フリップフロップFF21(6)の出力信号及び上記マルチプレクサSEL2(8)の出力信号を入力として、排他的論理和するゲート(9)を設け、上記ゲート(9)の出力が論理“0”の時、ACLK2信号の出力を禁止するゲート(10)を設け、たことを特徴とする半導体試験装置の試験パターン波形整形回路。

引用特許：

出願人引用 (3件)

特開平3-004185
ICテスタ
公報種別：公開公報出願番号：特願平4-142247 出願人：日立電子エンジニアリング株式会社
試験装置
公報種別：公開公報出願番号：特願平4-126004 出願人：シャープ株式会社

前のページに戻る