特許
J-GLOBAL ID:200903085635341476

素子の実装構造及びその実装方法

発明者:
出願人/特許権者:
代理人 (1件): 清水 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-283502
公開番号(公開出願番号):特開平9-129675
出願日: 1995年10月31日
公開日(公表日): 1997年05月16日
要約:
【要約】【課題】 電気的接続部におけるクラックを防止することができ、接続不良を低減し、接続信頼性の向上を図る。【解決手段】 素子の実装構造において、配線基板11上に接続される下部接続部16-1と、この下部接続部16-1からオフセット形状に形成され前記配線基板11間に空隙19を有する上部電極部16-2とを有する基板電極16と、前記基板電極16の上部電極部16-2に電気的接続体18を介して接続される素子17を具備する。
請求項(抜粋):
素子の実装構造において、(a)配線基板上に接続される下部接続部と、該下部接続部からオフセット形状に形成され、前記配線基板間に空隙を有する上部電極部とを有する基板電極と、(b)該基板電極の上部電極部に接続体を介して接続される素子を具備することを特徴とする素子の実装構造。
引用特許:
出願人引用 (3件) 審査官引用 (15件)
  • 半導体集積回路装置およびその製造方法
    公報種別:公開公報   出願番号:特願平4-189218   出願人:株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
  • 特開平4-072690
  • 特開昭57-181144
全件表示

前のページに戻る