特許
J-GLOBAL ID：200903085709733193
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061443
公開番号（公開出願番号）：特開平9-251785
出願日： 1996年03月18日
公開日（公表日）： 1997年09月22日
要約：
【要約】【課題】 カラム系回路の回路規模を小さくして、高集積化に適した不揮発性半導体記憶装置を提供すること。【解決手段】 メモリセルへの書き込みデータをラッチ、およびメモリセルからの読み出しデータをセンス・ラッチする、多値のデータの数を2m (mは2以上の自然数)=n値としたとき、その数がm個に設定されたフリップフロップ回路FF1、FF2と、メモリセルへデータを書き込んだ後、書き込まれたデータを検証するベリファイ回路と、ベリファイ中、再度、書き込みを行うか否かを判断する書き込み終了一括検知トランジスQn5とを具備する。そして、一括検知トランジスQn5を、ベリファイ中に、フリップフロップ回路FF1の、ベリファイ読み出し結果に応じて、更新されていく書き込みデータによって制御する。
請求項（抜粋）：
多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルへデータを書き込むとき、前記メモリセルへの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を2m (mは2以上の自然数)=n値としたとき、その数がm個に設定されたデータラッチ・センスアンプ回路を含むビット線制御回路と、前記データラッチ・センスアンプ回路と前記メモリセルとを互いに接続し、前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データラッチ・センスアンプ回路へ前記読み出しデータを導くビット線と、前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路にラッチされた書き込みデータに応じて、前記多値のデータに応じた書き込み制御電圧を選び、選ばれた書き込み制御電圧をビット線に与える書き込み回路と、前記メモリセルへデータを書き込んだ後、前記書き込まれたデータが所望のデータの記憶状態になっているか否かを確認するベリファイ回路とを具備することを特徴とする不揮発性半導体記憶装置。
引用特許：
前のページに戻る
