特許
J-GLOBAL ID:200903085754153556
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
開口 宗昭
公報種別:公開公報
出願番号(国際出願番号):特願平11-140507
公開番号(公開出願番号):特開2000-332108
出願日: 1999年05月20日
公開日(公表日): 2000年11月30日
要約:
【要約】 (修正有)【課題】 バリアメタルの高いステップカバレッジが期待できない高アスペクト比の溝埋め込み構造配線パターンにおいても、銅(Cu)などの金属に対して高いバリア性を有する金属配線及びその形成方法を提供する。【解決手段】 半導体基板1を含む下地基板に、少なくとも金属の拡散を抑制する拡散防止膜7と、前記拡散防止膜の上面に接する第3絶縁膜8と、前記拡散防止膜の上面を底面とし、且つ前記絶縁膜を側面に有する配線溝10と、前記配線溝に埋め込まれた金属配線膜13と、前記配線溝と前記金属配線膜との間に設けられたバリアメタルと、前記配線溝の側面の前記絶縁膜表面に設けられたリン(P)ドープ層11と、を具備する。
請求項(抜粋):
半導体基板を含む下地基板に、少なくとも金属の拡散を抑制する拡散防止膜と、前記拡散防止膜の上面に接する絶縁膜と、前記拡散防止膜の上面を底面とし、且つ前記絶縁膜を側面に有する配線溝と、前記配線溝に埋め込まれた金属配線膜と、前記配線溝と前記金属配線膜との間に設けられたバリアメタルと、前記配線溝の側面の前記絶縁膜表面に設けられたリン(P)ドープ層と、を具備して成ることを特徴とする半導体装置。
IPC (3件):
H01L 21/768
, H01L 21/318
, H01L 21/3205
FI (3件):
H01L 21/90 B
, H01L 21/318 B
, H01L 21/88 M
Fターム (39件):
5F033HH11
, 5F033HH22
, 5F033JJ01
, 5F033KK11
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ13
, 5F033QQ23
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ60
, 5F033QQ65
, 5F033QQ79
, 5F033RR06
, 5F033RR08
, 5F033TT03
, 5F033TT07
, 5F033WW02
, 5F033WW03
, 5F033WW04
, 5F058BA05
, 5F058BA20
, 5F058BD01
, 5F058BD04
, 5F058BD06
, 5F058BD10
, 5F058BD15
, 5F058BF33
, 5F058BH01
, 5F058BH04
, 5F058BH20
, 5F058BJ01
, 5F058BJ02
引用特許: