特許
J-GLOBAL ID：200903085853243850

接続構造の形成方法、及び半導体装置の製造方法

発明者：
秋庭 波里

秋庭 波里 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126400
公開番号（公開出願番号）：特開平8-321542
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 接続構造形成や半導体装置の製造の際に、レジストパターニングの合わせずれが生じても、所望の箇所に接続孔を形成できる技術を提供する。【構成】 導電部間の接続孔1を形成する際、上部導電部と電気的接続を得る下地材4,5との接触接続孔部面積S<SB>1 </SB>を接続孔上部の開口面積S<SB>2 </SB>より小さく形成するとともに、層間絶縁膜を2層以上の組成の異なる膜2,3(例えば上層膜2がH含有のプラズマSiNx、下層膜3がTEOS膜等のSi系酸化膜)の多層構造としかつ、該2層以上の組成の異なる膜の多層構造を、上層膜2のエッチング速度<下層膜3のエッチング速度の関係を有する積層構造とする。
請求項（抜粋）：
導電部間の接続孔を形成する工程を有する接続構造の形成方法において、上部導電部と電気的接続を得る下地材との接触接続孔部面積を接続孔上部の開口面積より小さく形成するとともに、層間絶縁膜を2層以上の組成の異なる膜の多層構造とし、かつ、該2層以上の組成の異なる膜の多層構造を、上層膜のエッチング速度<下層膜のエッチング速度の関係を有する積層構造とすることを特徴とする接続構造の形成方法。
FI (2件)：
H01L 21/90 B ,  H01L 21/90 M
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM