特許
J-GLOBAL ID：200903085879051828

半導体装置の製造方法

発明者：
水越 正孝

水越 正孝 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-001738
公開番号（公開出願番号）：特開2003-203889
出願日： 2002年01月08日
公開日（公表日）： 2003年07月18日
要約：
【要約】【課題】 貫通ビアホールを精度よく、効率的に形成するとともに、半導体基板の熱歪による割れの防止と、貫通ビアホールの表面への十分な絶縁膜の形成を可能とした半導体装置の製造方法を提供する。【解決手段】 シリコン基板10の表面全体に塗布されたレジスト膜30のうち、電極パターン20上のレジスト膜30を除去して、上部の径が下部の径より大きく、且つ、下部の径が電極パターン20の外径より小さい皿型の形状を有する開口部を形成し、この開口部の底面に露出した電極パターン20をエッチング処理により除去する。次に、シリコン基板10を斜めに傾け、大気中でレジスト膜30の表面に水50を流しながら、開口部の底面に露出したシリコン基板10に向けてレーザビーム60を照射し、孔10Aをする。
請求項（抜粋）：
半導体基板の表面に開口部を形成する工程を含む半導体装置の製造方法であって、半導体基板の表面に水を流し、流水層を形成する工程と、前記半導体基板の表面に、前記流水層を介して、前記流水層中を水が流れている状態でレーザビームを照射する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/302 201 ,  H01L 21/3205 ,  H01L 29/41
FI (3件)：
H01L 21/302 201 B ,  H01L 21/88 J ,  H01L 29/44 D
Fターム (47件)：
5F004AA09 ,  5F004BA20 ,  5F004BB03 ,  5F004DA00 ,  5F004DB01 ,  5F004EA25 ,  5F004EA37 ,  5F004EB01 ,  5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ17 ,  5F033JJ18 ,  5F033MM05 ,  5F033MM13 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ29 ,  5F033QQ46 ,  5F033QQ53 ,  5F033QQ54 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR06 ,  5F033RR22 ,  5F033SS22 ,  5F033TT02 ,  5F033VV07 ,  5F033XX17 ,  5F033XX19 ,  5F033XX23 ,  5F033XX24 ,  5F033XX27
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM