特許
J-GLOBAL ID：200903085937965983
半導体装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2008-059738
公開番号（公開出願番号）：特開2008-270757
出願日： 2008年03月10日
公開日（公表日）： 2008年11月06日
要約：
【課題】光電変換素子の大きさを変えずに、静電破壊を抑制し、半導体装置の信頼性を向上させる。【解決手段】光電変換層と、光電変換層の出力電流を増幅する、少なくとも2つの薄膜トランジスタからなる増幅回路と、高電位電源を与える第1の端子及び低電位電源を与える第2の端子と、前記2つの薄膜トランジスタと前記光電変換層を電気的に接続する電極と、前記2つの薄膜トランジスタの一方である第1の薄膜トランジスタと前記第1の端子を電気的に接続する第1の配線と、前記第1の薄膜トランジスタ、前記2つの薄膜トランジスタの他方である第2の薄膜トランジスタ、及び、前記第2の端子を電気的に接続する第2の配線とを有し、前記第1の配線及び第2の配線を屈曲させることにより、前記第1の配線及び第2の配線の電圧降下量を大きくする半導体装置に関する。【選択図】図1
請求項（抜粋）：
光電変換層と、
前記光電変換層の出力電流を増幅する、少なくとも2つの薄膜トランジスタからなる増幅回路と、
高電位電源を与える第1の端子及び低電位電源を与える第2の端子と、
前記2つの薄膜トランジスタと前記光電変換層を電気的に接続する電極と、
前記2つの薄膜トランジスタの一方である第1の薄膜トランジスタと前記第1の端子を電気的に接続する第1の配線と、
前記第1の薄膜トランジスタ、前記2つの薄膜トランジスタの他方である第2の薄膜トランジスタ、及び、前記第2の端子を電気的に接続する第2の配線と、
を有し、
前記第1の配線及び第2の配線を屈曲させることにより、前記第1の配線及び第2の配線の電圧降下量を大きくすることを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5F049MA04
, 5F049MB02
, 5F049NA17
, 5F049NA19
, 5F049NB07
, 5F049PA03
, 5F049RA06
, 5F049UA05
, 5F049UA20
