特許
J-GLOBAL ID：200903085998717885

半導体素子内蔵基板および多層回路基板

発明者：
榎本 亮

榎本 亮 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (1件)： 小川 順三 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-010814
公開番号（公開出願番号）：特開2003-218282
出願日： 2002年01月18日
公開日（公表日）： 2003年07月31日
要約：
【要約】【課題】 実装半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合をなくして、高速で遅延なく電気信号を伝達し、高密度配線を実現する。【解決手段】 絶縁性基材10と、その絶縁性基材10に設けられた凹部または開口25内に収容された半導体素子26と、前記絶縁性基材10を貫通する孔内に充填された導電性物質からなるバイアホール20と、前記絶縁性基材10の第1の表面と半導体素子26の表面とを被覆し、かつ前記バイアホール20と前記半導体素子26の電極パッド27のそれぞれの位置に対応した位置に開口部32、34を設けてなる絶縁層30と、前記絶縁層30の表面に沿って形成され、前記バイアホール20と電極パッド27とを電気的に接続する配線パターン42と、前記絶縁性基材10の第2の表面側に設けられ、前記バイアホール20に電気的に接続される導電性バンプ44とを有する半導体素子内蔵基板50およびそれらの複数枚が積層されてなる多層回路基板を提供する。
請求項（抜粋）：
絶縁性基材と、その絶縁性基材に設けられた凹部または開口内に収容された半導体素子と、前記絶縁性基材に設けたバイアホールと、前記絶縁性基材の第1の表面と半導体素子の表面とを被覆し、かつ前記バイアホールと前記半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を設けてなる絶縁層と、前記絶縁層の表面に沿って形成され、前記バイアホールと電極パッドとを電気的に接続する接続配線パターンと、前記絶縁性基材の第2の表面側に設けられ、前記バイアホールに電気的に接続される導電性バンプと、を有する半導体素子内蔵基板。
IPC (4件)：
H01L 23/12 501 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18
FI (2件)：
H01L 23/12 501 T ,  H01L 25/14 Z
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM