特許
J-GLOBAL ID：200903086103454376
半導体装置のレイアウトコンパクション方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-310733
公開番号（公開出願番号）：特開平10-154754
出願日： 1996年11月21日
公開日（公表日）： 1998年06月09日
要約：
【要約】【課題】半導体装置の集積度を向上するとともに、特性改善のための回路変更の回数を抑制する。【解決手段】ステップ1で既存のテクノロジのLSIのレイアウトデータがファイル5から読み込まれ、このレイアウトデータがシュリンクされる。ファイル6のレイアウトデータは、ステップ2で新規レイアウトにより作成してもよい。ステップ3で、ファイル6のレイアウトデータ及び作成すべきLSIのプロセス基準値7に基づいて、レイアウトデータのセル(モジュール)がオブジェクト単位に分解され、オブジェクトの最適化が行われる。ステップ4において、ファイル8の最適化されたオブジェクトのデータ、ネットリスト9及び配線に関する制約条件10に基づいて複数のオブジェクトをマージしてモジュール化が行われ、モジュール化に際してモジュールのコンパクション処理が行われる。
請求項（抜粋）：
新規にレイアウトされた半導体装置のレイアウトデータ、又は既存の半導体装置のレイアウトデータをシュリンクすることによって作成されたレイアウトデータを構成する種々のセルを、オブジェクト単位に分解する工程と、分解された各オブジェクトを所望のプロセス基準値に基づいて最適化する工程と、最適化された複数のオブジェクトのコンパクションを行って新たなセルを作成する工程と、レイアウトデータにおける複数のセルを移動させてコンパクションを行う工程とを含む半導体装置のレイアウトコンパクション方法。
IPC (5件)：
H01L 21/82
, G03F 7/20 521
, G06F 17/50
, H01L 27/04
, H01L 21/822
H01L 21/82 C
, G03F 7/20 521
, G06F 15/60 658 B
, H01L 27/04 A
