特許
J-GLOBAL ID：200903086136962792

インダクタ素子及びその製造方法

発明者：
上村 和義

上村 和義 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-240900
公開番号（公開出願番号）：特開平9-063847
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】スパイラルインダクタ素子の抵抗成分を低減しスパイラルインダクタ素子の性能向上を図る。【解決手段】半導体基板1に溝部8を形成しその上に第1の絶縁層2を形成し、第1の絶縁層2が形成された溝部8に第1の導体層3を形成し、これをスパイラルインダクタ素子の中心部と外部回路とを電気的に接続する引き出し配線とする。第1の導体層3の上にはさらに第2の絶縁層4を形成し、その上に第2の導体層7をスパイラル状に形成する。第1の導体層3と第2の導体層7との電気的接続はスルーホール6によってなされる。低抵抗の金属によりスパイラルインダクタ素子の引き出し配線を厚く形成することにより、スパイラルインダクタ素子の抵抗成分を低減しインダクタ素子の性能を改善する。
請求項（抜粋）：
半導体基板上に形成された溝部と、該溝部の表面に形成された第1の絶縁層と、前記第1の絶縁層で表面が覆われた溝部に形成された第1の導体層と、前記第1の導体層上に形成された第2の絶縁層と、前記第2の絶縁層上に形成された第2の導体層と、前記第1の導体層と前記第2の導体層とを電気的に接続するスルーホールと、を有し、前記第2の導体層は所望のインダクタンス値を得るようにパターン形成されてインダクタ部を構成し、前記第1の導体層が前記インダクタ部と外部回路とを電気的に接続してなることを特徴とするインダクタ素子。
IPC (6件)：
H01F 17/00 ,  H01F 41/04 ,  H01L 21/44 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (5件)：
H01F 17/00 B ,  H01F 41/04 C ,  H01L 21/44 ,  H01L 21/90 A ,  H01L 27/04 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM