特許
J-GLOBAL ID：200903086171076720

半導体デバイスアレイ及びその製造方法

発明者：
栗山 朗

栗山 朗 について

, 
宮田 浩克

宮田 浩克 について

, 
福谷 和彦

福谷 和彦 について

, 
大倉 央

大倉 央 について

, 
小川 美紀

小川 美紀 について

, 
オットー・アルブレヒト

オットー・アルブレヒト について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (2件)： 山下 穣平 ,  志村 博
公報種別：公開公報
出願番号（国際出願番号）：特願2002-363134
公開番号（公開出願番号）：特開2004-193527
出願日： 2002年12月13日
公開日（公表日）： 2004年07月08日
要約：
【課題】微細な半導体デバイスを高密度に並べたアレイを簡便な方法で作製する。【解決手段】シリコン又はゲルマニウムを含み構成されるマトリクス部材2中にアルミニウムを含み構成される柱状物質が分散している構造体から柱状物質を除去して形成された柱状の孔を有する多孔体と、孔内に形成された、少なくとも1つのp-n結合もしくはp-i-n結合を有する半導体領域1と、半導体領域1の上下に設置された一対の電極4、5とを備えた半導体デバイスを複数個基板上に有する。その後、多孔体を除去してもよい。【選択図】 図1
請求項（抜粋）：
柱状の部材と該柱状の部材を取り囲む領域を含む構造体を用意する工程、該構造体から該柱状の部材を除去して多孔質体を形成する工程、及び該多孔質体に材料を導入しp-nあるいはp-i-n接合を形成する工程を有することを特徴とする半導体デバイスアレイの製造方法。
IPC (7件)：
H01L33/00 ,  B82B1/00 ,  H01L21/203 ,  H01L21/306 ,  H01L21/329 ,  H01L29/06 ,  H01L31/10
FI (7件)：
H01L33/00 A ,  B82B1/00 ,  H01L21/203 S ,  H01L29/06 601N ,  H01L31/10 A ,  H01L21/306 F ,  H01L29/91 A
Fターム (32件)：
5F041CA02 ,  5F041CA34 ,  5F041CA64 ,  5F041CA74 ,  5F041CA77 ,  5F041CA88 ,  5F041CB23 ,  5F043AA24 ,  5F043BB16 ,  5F043FF10 ,  5F049MA03 ,  5F049MA04 ,  5F049MB03 ,  5F049PA04 ,  5F049PA07 ,  5F049PA20 ,  5F049QA04 ,  5F049QA09 ,  5F049QA15 ,  5F049QA20 ,  5F049RA04 ,  5F049SE04 ,  5F103AA01 ,  5F103AA08 ,  5F103BB22 ,  5F103DD16 ,  5F103DD30 ,  5F103GG10 ,  5F103HH03 ,  5F103LL02 ,  5F103LL05 ,  5F103PP15
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM