特許
J-GLOBAL ID：200903086295760238
はんだパターン形成方法及び多面取り回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願2002-027350
公開番号（公開出願番号）：特開2003-229656
出願日： 2002年02月04日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】 異なる機能を有する回路基板が混在する場合であっても、生産コストを低減することができる。【解決手段】 多面取り回路基板1は、互いに表裏が反転された以外は同一の回路パターンを有し、マスクROM等が実装されることとなる2つのROMボード2、3と、互いに表裏が反転された以外は同一の回路パターンを有し、SDRAM等が実装されることとなる2つのRAMボード4、5とを備えている。ここで、ROMボード2、3のうち一方は、他方を反転軸Y0の周りに180°回転させた状態で配置され、かつ、RAMボード4、5のうち一方は、他方を上記反転軸Y0の周りに180°回転させた状態で配置されていることにより、各ボードの配置状態は、多面取り回路基板1の表面1a側と裏面1b側とで、細部まで同一とされている。
請求項（抜粋）：
両実装面にそれぞれ電子部品が実装される複数の回路基板を隣接させて配置して多面取り回路基板を作成した後に、該多面取り回路基板を構成する各回路基板の前記両実装面にはんだパターンを形成するはんだパターン形成方法であって、共に複数の前記回路基板からなる第1及び第2の基板群を、互いに反転軸の周りに反転させた形態で該反転軸に対して軸対称に配置して前記多面取り回路基板を作成する多面取り回路基板作成工程と、該多面取り回路基板を構成する前記各回路基板のはんだ塗布箇所以外を遮蔽するためのマスク部材を、前記多面取り回路基板の前記各回路基板の第1の実装面が配置された側に位置合わせして配置し、はんだを塗布する第1のはんだ塗布工程と、該第1のはんだ塗布工程で用いた前記マスク部材を、前記多面取り回路基板の前記各回路基板の第2の実装面が配置された側に位置合わせして配置し、はんだを塗布する第2のはんだ塗布工程とを含むことを特徴とするはんだパターン形成方法。
IPC (2件)：
H05K 3/34 505
, H05K 3/00
H05K 3/34 505 D
, H05K 3/00 X
5E319BB05
, 5E319CD29
, 5E319GG15
