特許

J-GLOBAL ID：200903086595517955

半導体記憶装置

発明者： 斉藤 栄俊
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-056365
公開番号（公開出願番号）：特開2003-257189
出願日： 2002年03月01日
公開日（公表日）： 2003年09月12日
要約：

【要約】【課題】書き込み/消去動作と読み出し動作を同時実行可能なフラッシュメモリにおいて、複数のバンクにわたって選択された消去対象選択ブロックをブロック単位でシリアルに選択してデータ消去を行う際、テスト時間の短縮化を図る。【解決手段】同時実行機能を有するフラッシュメモリにおいて、複数のバンクにわたって選択した消去対象選択ブロックをブロック単位でシリアルにデータ消去を行う際は、先に消去動作が終了した消去対象ブロックのデータの読み出しを、残りの全ての消去対象ブロックの消去動作が終了するまで待つことなく行う。

請求項（抜粋）：

電気的書き換え可能な不揮発性メモリセルを有し、データ消去の単位となるメモリセルの範囲を1ブロックとし、1乃至複数のブロックの集合を1バンクとして複数のバンクが配列されたメモリセルアレイと、前記複数のバンクのうちデータ書き込みまたは消去を行うために任意数のバンクを選択するバンク選択手段と、前記バンク選択手段により選択されたバンク内の選択されたメモリセルにデータ書き込みを行うデータ書き込み手段と、前記バンク選択手段により選択されたバンク内の選択されたブロックのデータ消去をブロック単位で行うデータ消去手段と、前記バンク選択手段により選択されたバンクに対する書き込み/消去動作中に、前記バンク選択手段により選択されていない他のバンク内のメモリセルに対してデータ読み出しを行うデータ読み出し手段と、複数の消去対象選択ブロックをブロック単位でシリアルにデータ消去を行う際、先に消去動作が終了した消去対象ブロックに対応するブロック選択レジスタにセットされている消去フラグを次の消去対象ブロックの消去動作に移る前にリセットする自動マルチブロック消去機能とを備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 29/00 673

FI (3件)：

G11C 29/00 673 Z ,  G11C 17/00 612 F ,  G11C 17/00 613

Fターム (12件)：

5B025AA01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD16 ,  5B025AE05 ,  5B025AE09 ,  5B025AF02 ,  5L106AA10 ,  5L106EE04 ,  5L106FF04 ,  5L106FF05 ,  5L106GG05

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-127106   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-130109   出願人：富士通株式会社