特許
J-GLOBAL ID：200903086739957890

電子回路基板表面への位相幾何学的影響の補正方法

発明者：
アンドレ、シルツ

アンドレ、シルツ について

, 
マリーズ、パオリ

マリーズ、パオリ について

, 
パトリック、シアボンヌ

パトリック、シアボンヌ について

, 
アラン、プローラ

アラン、プローラ について


出願人/特許権者：
フランス テレコム

フランス テレコム について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-219525
公開番号（公開出願番号）：特開2001-077021
出願日： 2000年07月19日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 基板上に積層された下地分離層の表面の平坦化精度の向上と、完成された半導体装置の歩留まりの向上とを図る。【解決手段】 位相幾何学的影響を補正する方法は、第1の樹脂層(200)を基本構造上に積層された下地分離領域上に積層するステップと、下地分離領域の表面の応答形状のうちある程度の広がりを有する低密度領域に第1の樹脂層(204)を積層するステップと、下地分離領域の表面形状の変化が激しい高密度領域に第1の樹脂層(202)を積層するステップと、写真露光により第1の樹脂層を溶融させて下地分離領域の凹凸面の凹部に第1の樹脂層を充填させて一応の平坦面を得るステップと、その上から第2の樹脂層を積層するステップと、その上からプラズマエッチングを行なうステップと、機械的・化学的研磨を行なうステップと、を備えている。
請求項（抜粋）：
(i)複数の分離された領域によって囲まれることにより表面に起伏のある幾何学的な位相を有する平面化処理を行なうべき構造の上に第1の樹脂層(200)を堆積させるステップと、(ii)マスクされるべき、かつ、下地分離領域よりも小さい寸法の樹脂パターン(204)を前記下地分離領域に積層するマスクにより、幾何学的な位相が低くなっている前記下地分離領域の上に写真露光により前記第1の樹脂層を積層するステップと、(iii)幾何学的な位相変化の度合いが大きい領域を最適に埋めるために、下地分離領域の分離状態を調整する基準メッシュであり、下地の幾何学的な位相の変化の度合いに対して1対1では一致しない前記基準メッシュを有するマスクを介して、写真露光により前記幾何学的な位相の変化の度合いの高い下地分離領域の上に前記第1の樹脂層(202)を積層させるステップと、(iv)前記幾何学的な位相に倣うように第1の樹脂層を熱溶融により流し込んで、前記第1の樹脂層が前記下地分離領域を覆うようにするステップと、(v)第2の樹脂層を堆積させるステップと、(vi)プラズマエッチングを行なうステップと、(vii)機械的・化学的研磨を行うステップと、を備えることを特徴とする電子回路基板表面への位相幾何学的影響の補正方法。
IPC (2件)：
H01L 21/027 ,  G03F 7/20 521
FI (2件)：
H01L 21/30 578 ,  G03F 7/20 521
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM