特許
J-GLOBAL ID:200903086751356584
画像表示装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-098862
公開番号(公開出願番号):特開2002-297094
出願日: 2001年03月30日
公開日(公表日): 2002年10月09日
要約:
【要約】【課題】垂直走査を多重化したデジタル駆動によるアクティブマトリクス表示素子の構成を提供する。【解決手段】ビット対応に順序回路及び論理演算回路を有し、それらと水平走査期間の分割制御信号との積を順次加える垂直ドライバ6と、ビット対応にラインラッチを設け、水平走査期間の分割制御信号との積を順次加える水平ドライバ7を有し、かつ、垂直ドライバ6及び水平ドライバ7の入力部にそれぞれビット選択回路を有して、入力の一部は複数のビットの信号を切替えて入力する。
請求項(抜粋):
ビット数mのデジタルデータの画像信号をビット数mにより定まる階調数で多階調表示する画像表示装置であって、マトリクス上に配列された画素内にデータ保持機能を保有し、保持したデータに従って表示する表示部と、前記表示部を構成するマトリクス状の表示素子を行毎に順次選択走査する垂直ドライブ回路と、垂直ドライブ回路により選択された行の表示素子に対し、表示すべき画像信号のデジタルデータに応じてあらかじめ割り当てられた2値の電圧の中から電圧を書き込む水平ドライブ回路と、前記水平、垂直ドライブ回路をして、表示すべき前記画像信号に同期し、1フレーム期間において少なくともm回各表示画素を選択走査せしめることにより多階調表示する画像表示装置において、前記垂直ドライブ回路は、n<mであるn個の順序回路とその出力の論理演算回路とからなり、前記順序回路の入力が最終段から出力されるまでの期間が1フレーム期間の1/2以下であり、かつ前記n個の前記順序回路の少なくとも一つの入力が複数の入力系統を切り替えて用いることを特徴とする画像表示装置。
IPC (7件):
G09G 3/30
, G09G 3/20 611
, G09G 3/20 612
, G09G 3/20 622
, G09G 3/20 641
, H05B 33/08
, H05B 33/14
FI (7件):
G09G 3/30 H
, G09G 3/20 611 A
, G09G 3/20 612 U
, G09G 3/20 622 Q
, G09G 3/20 641 E
, H05B 33/08
, H05B 33/14 A
Fターム (17件):
3K007AB02
, 3K007AB05
, 3K007AB18
, 3K007BA06
, 3K007DA01
, 3K007DB03
, 3K007EB00
, 3K007GA02
, 3K007GA04
, 5C080AA06
, 5C080BB05
, 5C080DD26
, 5C080EE29
, 5C080FF07
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
引用特許:
前のページに戻る