特許
J-GLOBAL ID：200903086762848918
半導体装置
発明者：
出願人/特許権者：
代理人 (7件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-107544
公開番号（公開出願番号）：特開2005-294533
出願日： 2004年03月31日
公開日（公表日）： 2005年10月20日
要約：
【課題】低オン抵抗化と高耐圧を同時に実現する半導体装置を提供する。【解決手段】埋め込み酸化膜3と、埋め込み酸化膜上に配置された活性層4と、活性層表面近傍に配置されたベース領域5と、ベース領域内に配置された第1主電極領域7と、活性層の表面から埋め込み酸化膜の内部まで若しくは突き抜けて形成された第2主電極領域8と、ベース領域の表面近傍に配置されたゲート絶縁膜12と、ゲート絶縁膜上に配置されたゲート電極11と、第1主電極領域に電気的に接触する第1主電極9と、第2主電極領域に電気的に接触する第2主電極10と、グラウンド電極1と、グラウンド電極上に電気的に接触しかつ、埋め込み酸化膜との間に介在して配置される支持基板21、22とを備え、支持基板側に空乏層を伸ばすことによって、電界集中を緩和し高耐圧及び低オン抵抗化を実現する半導体装置。【選択図】図1
請求項（抜粋）：
半導体基板と、
前記半導体基板上に配置された埋め込み絶縁膜と、
前記埋め込み絶縁膜上に配置された活性層と、
前記活性層表面近傍に配置されたベース領域と、
前記ベース領域内に配置された第1主電極領域と、
前記活性層の表面から前記埋め込み絶縁膜の表面まで若しくは突き抜けて形成された第2主電極領域と、
前記ベース領域の表面近傍に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置されたゲート電極と、
前記第1主電極領域に電気的に接触する第1主電極と、
前記第2主電極領域に電気的に接触する第2主電極と、
前記半導体基板の前記埋め込み絶縁膜が配置される面と反対側の面で前記半導体基板に電気的に接触するグラウンド電極
とを備えることを特徴とする半導体装置。
IPC (1件)：
FI (3件)：
H01L29/78 616V
, H01L29/78 626C
, H01L29/78 616S
5F110AA07
, 5F110AA11
, 5F110BB12
, 5F110CC09
, 5F110DD05
, 5F110DD13
, 5F110DD22
, 5F110EE22
, 5F110GG02
, 5F110GG12
, 5F110GG36
, 5F110HJ06
, 5F110HM02
, 5F110HM12
