特許
J-GLOBAL ID：200903086932393341
半導体スイッチ素子のスナバ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平8-286303
公開番号（公開出願番号）：特開平10-136637
出願日： 1996年10月29日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】電力変換回路に使用される半導体スイッチ素子のターンオフ時の電圧の跳ね上がりを抑制するスナバ回路を提供する。【解決手段】ダイオード11,コンデンサ12,抵抗13からなる放電阻止形RCDスナバ回路のダイオード11の両端に並列接続するコンデンサ21を付加し、IGBT3のターンオフ時に、このスナバ回路20の寄生インダクタンス14による跳ね上がり電圧を抑制する。
請求項（抜粋）：
電力変換回路に用いられる半導体スイッチ素子であって、それぞれの半導体スイッチ素子のアノード・カソード端子間又はコレクタ・エミッタ端子間又はソース・ドレイン端子間に第1ダイオードと第1コンデンサとからなる直列回路を並列接続した構成の半導体スイッチ素子のスナバ回路において、前記第1ダイオードの両端に並列接続する第2コンデンサを付加したことを特徴とする半導体スイッチ素子のスナバ回路。
IPC (2件)：
FI (2件)：
H02M 1/06 A
, H02M 3/00 R
