特許

J-GLOBAL ID：200903087213572621

半導体装置の形成方法

発明者： グレゴー・ブラッケルマン ,  ラムナス・ベンカトラマン ,  マシュー・トーマス・ヘリック ,  シンディ・アール・シンプソン ,  ロバート・ダブリュ・フィオダリス ,  ディーン・ジェイ・デニング ,  アジェイ・ジェイン ,  クリスティアーノ・キャパソ
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-205553
公開番号（公開出願番号）：特開2000-049229
出願日： 1999年07月21日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 従来技術に比して利点を提供する半導体装置における相互接続構造とその形成方法とを提供する。【解決手段】 相互接続部60が基板10上に形成される。ある実施例においては、粘着/バリア層81,銅合金シード層42および銅膜43が基板10上に堆積され、基板10がアニーリングされる。代替の実施例においては、銅膜が基板上に堆積され、銅膜がアニーリングされる。さらに別の実施例においては、粘着/バリア層81,シード層82,導電膜83および銅合金キャッピング膜84が基板10上に堆積され、相互接続部92を形成する。堆積およびアニーリングの段階は、共通の処理プラットフォーム上で実行することができる。

請求項（抜粋）：

半導体装置を形成する方法であって:基板(10)上にバリア層(41)を形成する段階;前記バリア層(41)上に銅合金を含むシード層(42)を形成する段階;前記シード層(42)上に導電膜(43)を形成する段階;および前記基板(10)をアニーリングする段階;によって構成されることを特徴とする方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3205

FI (2件)：

H01L 21/90 B ,  H01L 21/88 M

引用特許：

審査官引用 (7件)

• 特開平2-143429
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-210624   出願人：株式会社東芝
• 半導体素子とその製造方法
  公報種別：公開公報   出願番号：特願平7-103283   出願人：沖電気工業株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-004004   出願人：松下電子工業株式会社
• 特開平2-143429
  
• 特開平2-310393
  
• 特開昭58-045399