特許

J-GLOBAL ID：200903087265502052

パッケージ・オン・パッケージ型半導体装置

発明者： 奥山 哲雄 ,  前田 郷司
出願人/特許権者： 東洋紡績株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2007-011794
公開番号（公開出願番号）：特開2008-177503
出願日： 2007年01月22日
公開日（公表日）： 2008年07月31日
要約：

【課題】 既存インフラを利用し、かつ低コストに、機能素子が三次元的に配置された高信頼性のパッケージ・オン・パッケージ型半導体装置を提供する。【解決手段】 薄型プリント配線基板13上に半導体チップ5が搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置において、薄型配線基板の絶縁層として、ガラス転移温度が300°C以上、引張弾性率が5〜20GPa、線膨張係数が-3〜+8ppm/°C、厚さが2.5〜40μmの高分子フィルムを用いるパッケージ・オン・パッケージ型半導体装置。【選択図】図5

請求項（抜粋）：

薄型プリント配線基板上に半導体チップが搭載されたパッケージを複数積層することにより構成されるパッケージ・オン・パッケージ型半導体装置において、該薄型配線基板の絶縁層として、ガラス転移温度が300°C以上、引張弾性率が5〜20GPa、線膨張係数が-3〜+8ppm/°C、厚さが2.5〜40μmの高分子フィルムを用いることを特徴とするパッケージ・オン・パッケージ型半導体装置。

IPC (5件)：

H01L 23/14 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  C08G 73/10

FI (3件)：

H01L23/14 R ,  H01L25/14 Z ,  C08G73/10

Fターム (55件)：

4J043PA08 ,  4J043PA19 ,  4J043QB26 ,  4J043QB31 ,  4J043RA35 ,  4J043SA06 ,  4J043SA14 ,  4J043SA43 ,  4J043SB01 ,  4J043SB03 ,  4J043TA22 ,  4J043TA66 ,  4J043TA67 ,  4J043TB01 ,  4J043TB02 ,  4J043UA012 ,  4J043UA022 ,  4J043UA032 ,  4J043UA042 ,  4J043UA082 ,  4J043UA122 ,  4J043UA131 ,  4J043UA132 ,  4J043UA141 ,  4J043UA151 ,  4J043UA561 ,  4J043UB011 ,  4J043UB012 ,  4J043UB021 ,  4J043UB022 ,  4J043UB061 ,  4J043UB121 ,  4J043UB122 ,  4J043UB131 ,  4J043UB132 ,  4J043UB141 ,  4J043UB151 ,  4J043UB152 ,  4J043UB161 ,  4J043UB271 ,  4J043UB281 ,  4J043UB301 ,  4J043UB302 ,  4J043VA041 ,  4J043VA081 ,  4J043VA091 ,  4J043XA16 ,  4J043XA17 ,  4J043XA19 ,  4J043YA06 ,  4J043YA08 ,  4J043ZA60 ,  4J043ZB11 ,  4J043ZB47 ,  4J043ZB50

引用特許：

出願人引用 (3件)

• 積層型半導体パッケージ
  公報種別：公開公報   出願番号：特願平11-162016   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-009763   出願人：株式会社東芝
• 半導体装置及び半導体モジュール
  公報種別：公開公報   出願番号：特願2000-087644   出願人：株式会社東芝