特許

J-GLOBAL ID：200903087478712999

レーザアニーリングを用いた極浅接合形成方法

発明者： 孫 容 宣
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2001-367836
公開番号（公開出願番号）：特開2002-343734
出願日： 2001年11月30日
公開日（公表日）： 2002年11月29日
要約：

【要約】 (修正有)【課題】 極浅接合の形成時に金属ゲートの変形を抑制する。【解決手段】 素子分離膜51を備えたシリコン基板50を供給する工程、シリコン基板上にゲート絶縁膜52a、ポリシリコン膜52b、金属膜52dの積層構造からなるゲート52を形成する工程、ゲート側壁にスペーサ55を形成する工程、ゲート両側にソース/ドレイン領域56a、56bを形成する工程、スペーサの除去工程、ゲート両側へのドーピング工程、以上工程の結果物上に反応防止膜58と非晶質カーボン膜59とを順次蒸着する工程、レーザアニーリングを行いソース/ドレイン領域の各内側に活性化されたソース/ドレイン拡張ドーピング層57aを形成する工程、非晶質カーボン膜を除去する工程とを含む。

請求項（抜粋）：

素子分離膜を備えたシリコン基板を供給する工程と、前記シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する3種膜積層構造ゲート形成工程と、前記ゲートの側壁に犠牲スペーサを形成する工程と、前記犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と、前記犠牲スペーサを除去する工程と、前記ゲートの両側のシリコン基板領域に不純物をドーピングして不活性化されたソース/ドレイン拡張(SDE)ドーピング層を形成する不活性化SDEドーピング層形成工程と、前記不活性化SDEドーピング層形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と、不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記ソース及びドレイン領域の各内側に活性化されたSDEドーピング層を形成する活性化SDEドーピング層形成工程と、前記非晶質カーボン膜を除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。

IPC (4件)：

H01L 21/265 602 ,  H01L 21/265 604 ,  H01L 21/336 ,  H01L 29/78

FI (3件)：

H01L 21/265 602 C ,  H01L 21/265 604 G ,  H01L 29/78 301 L

Fターム (28件)：

5F140AA00 ,  5F140AA13 ,  5F140BA01 ,  5F140BF04 ,  5F140BF13 ,  5F140BF21 ,  5F140BF25 ,  5F140BG10 ,  5F140BG12 ,  5F140BG14 ,  5F140BG37 ,  5F140BG41 ,  5F140BG49 ,  5F140BG50 ,  5F140BG51 ,  5F140BG53 ,  5F140BG54 ,  5F140BH14 ,  5F140BK03 ,  5F140BK06 ,  5F140BK12 ,  5F140BK13 ,  5F140BK19 ,  5F140BK21 ,  5F140CB04 ,  5F140CB08 ,  5F140CE14 ,  5F140CE18

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-034345   出願人：富士通株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-272387   出願人：松下電子工業株式会社