特許

J-GLOBAL ID：200903087552892090

半導体装置およびその製造方法、CMOS集積回路装置

発明者： 渡邉 武人 ,  野村 俊雄 ,  川合 真一 ,  川股 隆行 ,  佐藤 成生
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-238554
公開番号（公開出願番号）：特開2004-079810
出願日： 2002年08月19日
公開日（公表日）： 2004年03月11日
要約：

【課題】CMOS素子において、接合容量を増大させることなく、効果的なパンチスルーストッパを形成する。【解決手段】パンチスルーストッパを、チャネル領域中、ソースおよびドレイン領域から離間して、基板面に垂直方向に、チャネル領域下のウェルあるいはその近傍にまで到達するように形成する。【選択図】 図27

請求項（抜粋）：

半導体基板と、 前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、 前記半導体基板中、前記ゲート電極の両側に形成された第1導電型のソース領域およびドレイン領域と、 前記半導体基板中、前記ソース領域と前記ドレイン領域との間に、前記ソース領域およびドレイン領域から離間して、前記半導体基板の主面に対して垂直な方向に延在するように形成された、第2導電型のパンチスルーストッパ領域とよりなり、 前記パンチスルーストッパ領域中における前記第2導電型不純物元素の濃度は、前記ソース領域およびドレイン領域の間における基板濃度の少なくとも5倍に設定されていることを特徴とする半導体装置。

IPC (4件)：

H01L29/78 ,  H01L21/265 ,  H01L21/8238 ,  H01L27/092

FI (3件)：

H01L29/78 301X ,  H01L21/265 604Z ,  H01L27/08 321C

Fターム (47件)：

5F048AA07 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BC05 ,  5F048BC06 ,  5F048BD04 ,  5F048BE01 ,  5F048BE03 ,  5F048BE06 ,  5F048BG13 ,  5F048BG14 ,  5F048DA23 ,  5F048DA24 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA18 ,  5F140AB03 ,  5F140BA01 ,  5F140BB04 ,  5F140BB13 ,  5F140BC06 ,  5F140BC12 ,  5F140BD07 ,  5F140BD09 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF43 ,  5F140BG04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH14 ,  5F140BH36 ,  5F140BH40 ,  5F140BK02 ,  5F140BK13 ,  5F140BK22 ,  5F140BK23 ,  5F140CB04 ,  5F140CE07 ,  5F140CF09

引用特許：

審査官引用 (3件)

• 傾斜チャネル半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願平8-267673   出願人：モトローラ・インコーポレイテッド
• 半導体装置の製法
  公報種別：公開公報   出願番号：特願平6-022802   出願人：ソニー株式会社
• MISトランジスタ及びそのトランジスタを半導体基板上に製造する方法
  公報種別：公表公報   出願番号：特願2000-594148   出願人：コミツサリアタレネルジーアトミーク