MISトランジスタ及びそのトランジスタを半導体基板上に製造する方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-594148
公開番号（公開出願番号）：特表2002-535834
出願日： 2000年01月13日
公開日（公表日）： 2002年10月22日
要約：

【要約】本発明はチャネル領域(118)と、該チャネルの両側面に配置されたソース領域(114)及びドレイン領域(116)と、該チャネル領域の上方に接近してセットされたゲート(150)とを備えたMISトランジスタに関する。本発明によると、前記チャネルは、前記のソース領域とドレイン領域の間に位置し、ソース領域及び前記ドレイン領域から離れているドープ中心部分(140)を有する。

請求項（抜粋）：

半導体基板上にMISトランジスタを製造する方法において、次の連続的諸工程: a)前記基板上にペデスタル層と呼ばれる層(102)を形成し、次いで、この層上に、チャネル領域と呼ばれる、該基板の領域(118)の上方に配置される犠牲的ダミーゲート(112)を形成する工程、 b)前記ダミーゲート上に自己整列され、前記チャネル領域を少なくとも部分的に特定している、ソース領域及びドレイン領域(114,116)を前記基板に形成する工程、 c1)少なくとも1種の電気絶縁物質を有する前記ダミーゲートの側面をコーティングし、次いで、該ダミーゲートを除去して前記チャネル領域の上方にウェル(130)を得る工程、 c2)前記ウェルの側面にスペーサ(112)を形成する工程、 c3)注入マスクとして前記スペーサを使用し、前記ウェル中のイオン注入によって、前記チャネル領域の一部をドープする工程、 d)前記ウェル中に、ゲート絶縁体層によって前記基板から分離された、最終ゲートと呼ばれるゲート(150)を形成する工程、を含み、しかも、前記最終ゲートを形成する工程が、ペデスタル層中に、前記のソース領域及びドレイン領域の一部分の上方に少なくとも1つの窪み(122)を形成するため、前記ウェルの底部に位置する前記ペデスタル層の少なくとも一部分と、前記ウェルの側面のスペーサの下に伸びている、該ペデスタル層(102)の少なくとも一部分との除去の後に行われ、前記最終ゲートが前記スペーサの中へ伸びている;上記製造方法。

IPC (4件)：

H01L 29/78 , H01L 21/336 , H01L 29/41 , H01L 29/43

FI (4件)：

H01L 29/78 301 G , H01L 29/78 301 P , H01L 29/44 Z , H01L 29/62 G

Fターム (54件)：

4M104AA01 , 4M104BB01 , 4M104BB17 , 4M104BB18 , 4M104BB30 , 4M104CC05 , 4M104DD03 , 4M104DD04 , 4M104DD43 , 4M104DD75 , 4M104DD91 , 4M104EE03 , 4M104EE09 , 4M104EE12 , 4M104EE16 , 4M104EE17 , 4M104FF07 , 4M104FF18 , 4M104FF32 , 4M104GG08 , 4M104GG09 , 4M104HH20 , 5F140AA01 , 5F140AA05 , 5F140AA06 , 5F140AA12 , 5F140AA39 , 5F140BB15 , 5F140BC06 , 5F140BC17 , 5F140BD05 , 5F140BE03 , 5F140BE07 , 5F140BE10 , 5F140BF01 , 5F140BF04 , 5F140BF07 , 5F140BF10 , 5F140BF42 , 5F140BG03 , 5F140BG04 , 5F140BG08 , 5F140BG10 , 5F140BG12 , 5F140BG14 , 5F140BG15 , 5F140BG40 , 5F140BG51 , 5F140BH15 , 5F140BH40 , 5F140BK02 , 5F140BK05 , 5F140CC03 , 5F140CE05

引用特許：

審査官引用 (4件)

MOS電界効果トランジスタの製造方法
公報種別：公開公報出願番号：特願平8-351613 出願人：エルジーセミコンカンパニーリミテッド
電界効果トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願平4-123685 出願人：ゴールドスターエレクトロンカンパニーリミテッド
特開平3-268434

全件表示

前のページに戻る