特許

J-GLOBAL ID：200903087662128353

半導体装置のコンタクトホール形成方法

発明者： 李 柱 泳
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-196801
公開番号（公開出願番号）：特開平10-135331
出願日： 1997年07月23日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 コンタクトホールに埋め込む導電層とゲート電極とが短絡されることを防止し得る半導体装置の自己整列されたコンタクトホール形成方法を提供する。【解決手段】 半導体基板110 上に所定間隔離してゲート電極130 を形成し、ゲート電極130 の形成された基板110 上に第1スペーサ絶縁膜及び食刻阻止層を順に形成し、ゲート電極間及びゲート電極の上部に位置する食刻阻止層を露出させるホールの形成された層間絶縁膜パターン160 を形成し、層間絶縁膜パターン160 を食刻マスクとして第1スペーサ絶縁膜が露出されるように食刻阻止層を食刻して食刻阻止層パターンを形成し、食刻阻止層パターンの形成された基板の全面に第2スペーサ絶縁膜を形成し、ゲート電極130 間の基板の所定領域を露出させるコンタクトホールC が形成されるよう、第2スペーサ絶縁膜、第1スペーサ絶縁膜及びゲート絶縁膜を順に食刻することによって第2スペーサ絶縁膜パターン170a、第1スペーサ絶縁膜パターン150a及びゲート絶縁膜パターン120aを形成することを特徴とする半導体装置のコンタクトホール形成方法。

請求項（抜粋）：

ゲート絶縁膜の形成された半導体基板上に互いに所定間隔離れたゲート電極を形成する段階と、前記ゲート電極の形成された基板の全面に第1スペーサ絶縁膜及び食刻阻止層を順に形成する段階と、前記ゲート電極間及び前記ゲート電極の上部に位置する前記食刻阻止層を露出させるホールの形成された層間絶縁膜パターンを形成する段階と、前記層間絶縁膜パターンを食刻マスクとして前記第1スペーサ絶縁膜が露出されるよう前記食刻阻止層を食刻することによって食刻阻止層パターンを形成する段階と、前記食刻阻止層パターンの形成された基板の全面に第2スペーサ絶縁膜を形成する段階と、前記ゲート電極間の前記半導体基板の所定領域を露出させるコンタクトホールが形成されるよう、前記第2スペーサ絶縁膜、第1スペーサ絶縁膜及びゲート絶縁膜を順に食刻することによって第2スペーサ絶縁膜パターン、第1スペーサ絶縁膜パターン及びゲート絶縁膜パターンを形成する段階とを含むことを特徴とする半導体装置のコンタクトホール形成方法。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/90 C ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 29/78 301 Y

引用特許：

審査官引用 (4件)

• 特開平4-014226
  
• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-322305   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-001873   出願人：株式会社東芝
• 特開平4-014226