特許
J-GLOBAL ID：200903087827045199
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-314081
公開番号（公開出願番号）：特開2001-135777
出願日： 1999年11月04日
公開日（公表日）： 2001年05月18日
要約：
【要約】【課題】一方のチップが発生する輻射ノイズの影響を他方のチップが受けることのないチップ・オン・チップ構造の半導体装置を提供する。【解決手段】親チップ1と子チップ2とが活性表面を対向させて接合されて、チップ・オン・チップ構造が形成されている。子チップ2のノイズ源付近の表面にノイズシールド膜12が形成されている。このノイズシールド膜12は、親チップ1の表面に形成されたノイズシールド膜11に接触または接合されている。このノイズシールド膜11は、ボンディングワイヤWにより、電源電位または接地電位が与えられた電源用端子部Ftpに接続されている。
請求項（抜粋）：
第1の半導体チップと、この第1の半導体チップに重ね合わせて接合された第2の半導体チップと、上記第1の半導体チップと上記第2の半導体チップとの間に設けられ、上記第1および第2の半導体チップ相互間のノイズの影響を防止するノイズシールド膜とを含むことを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
