特許

J-GLOBAL ID：200903088014137041

半導体装置の製造方法

発明者： 村山 里奈 ,  北岡 幸喜
出願人/特許権者： シャープ株式会社
代理人 (3件)： 山崎 宏 ,  前田 厚司 ,  仲倉 幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2004-116499
公開番号（公開出願番号）：特開2005-302981
出願日： 2004年04月12日
公開日（公表日）： 2005年10月27日
要約：

【課題】 不良の発生が少なく、しかも、迅速かつ簡易に貫通配線を形成できる半導体装置の製造方法を提供すること。【解決手段】 半導体基板1の表面に、第1貫通穴8aを有する第1マスク部材8と、第2貫通穴9aを有する第2マスク部材9とを順次積層する。第1貫通穴8aの内側面と、第2貫通穴9aの内側面との間に段部を有する。第1貫通穴8aおよび第2貫通穴9aを通して、半導体基板1の表面に非貫通穴3を形成し、この非貫通穴3の内側面と、第1貫通穴8aの内側面と、第2貫通穴9aの内側面とに、絶縁膜4を形成するための樹脂材料を塗布する。樹脂材料の液溜が段部に形成されるので、この段部に近接する非貫通穴3の開口近傍に、従来のような絶縁膜4の途切れが生じることを防止できる。【選択図】図5

請求項（抜粋）：

基板の主面上に、貫通穴を有するマスクを形成する工程と、 上記マスクの貫通穴を通して、上記基板に、上記主面の略鉛直方向に向かう非貫通穴を形成する工程と、 少なくとも上記基板の非貫通穴の内側面に、絶縁膜を形成する工程と、 少なくとも上記基板の非貫通穴の内側に、導電体を形成する工程と、 上記マスクを除去する工程と を備えることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/3205 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (3件)：

H01L21/88 J ,  H01L21/88 T ,  H01L25/08 Z

Fターム (20件)：

5F033HH08 ,  5F033JJ14 ,  5F033KK11 ,  5F033MM30 ,  5F033NN29 ,  5F033NN33 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ29 ,  5F033QQ46 ,  5F033RR04 ,  5F033RR21 ,  5F033SS22 ,  5F033TT07 ,  5F033VV07 ,  5F033XX02

引用特許：

出願人引用 (2件)

• マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
  公報種別：公開公報   出願番号：特願平9-305784   出願人：株式会社東芝
• 半導体装置及びその製造方法、回路基板並びに電子機器
  公報種別：公開公報   出願番号：特願2000-236811   出願人：セイコーエプソン株式会社