特許

J-GLOBAL ID：200903088080274319

ブロック位相推定のための装置および方法

発明者： モントリュイル,レオ
出願人/特許権者： サイエンティフィック-アトランタ,インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願平10-524678
公開番号（公開出願番号）：特表2001-515668
出願日： 1997年11月10日
公開日（公表日）： 2001年09月18日
要約：

【要約】ブロック位相推定器は、位相平均回路を含む。位相平均回路の第一の実施態様は、平均器入力に結合された位相差算出回路と、位相差算出回路に結合された第1のモジューロ回路と、第1のモジューロ回路に結合されたフィルタと、正の入力および負の入力を有する合計回路とを備え、正の入力は平均器入力に結合され、負の入力はフィルタに結合される。位相平均回路は、合計回路に結合された第2のモジューロ回路をさらに含む。位相平均回路の別の実施態様は、平均器入力に結合された複数のタップと、複数の第1の減算器回路とを備えた遅延ラインを含み、各第1の減算器回路の第1の入力は平均器入力に結合され、各第1の減算器回路の第2の入力は複数のタップの対応するタップに結合される。複数の第1のモジューロ回路は、複数の第1の減算器回路に結合され、各第1のモジューロ回路は、対応する第1の減算器回路に結合される。合計回路は全ての第1のモジューロ回路に結合され、スケーリング回路は合計回路に結合される。位相平均回路は第2の減算器回路をさらに備え、第2の減算器回路の第1の入力は平均器入力に結合され、第2の減算器回路の第2の入力はスケーリング回路に結合される。

請求項（抜粋）：

位相推定器中で、 平均器入力に結合されている位相差算出回路と、 該位相差算出回路に結合されている第1のモジューロ回路と、 該第1のモジューロ回路に結合されているフィルタと、 正の入力および負の入力を有する合計回路であって、該正の入力が該平均器入力に結合され、該負の入力が該フィルタに結合されている、合計回路と、を備えた、位相平均回路。

IPC (2件)：

H04L 27/227 ,  H03D 3/00

FI (2件)：

H03D 3/00 Z ,  H04L 27/22 B

引用特許：

審査官引用 (2件)

• 周波数オフセット補正装置
  公報種別：公開公報   出願番号：特願平5-325072   出願人：松下電器産業株式会社
• 受信機
  公報種別：公開公報   出願番号：特願平7-185466   出願人：三菱電機株式会社