特許
J-GLOBAL ID:200903088105500394
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-089243
公開番号(公開出願番号):特開2000-286194
出願日: 1999年03月30日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】 大面積を要する拡張電極に起因する寄生容量の一端を高比抵抗にすることで、エレクトレットコンデンサマイク駆動用に好適な半導体装置を得る。【解決手段】 半導体基板21上に比抵抗が100〜5000Ω・cmもの高比抵抗の第1のエピタキシャル層23を形成し、その上に通常の比抵抗を持つ第2のエピタキシャル層24を形成する。これらを接合分離して島領域26を形成する。島領域26にNPNトランジスタ、接合型電界効果トランジスタを形成する。接合型電界効果トランジスタのゲート電極に連続して、拡張電極44を形成する。拡張電極44下部の島領域26の底部に第1のエピタキシャル層23による高比抵抗層を配置する。高比抵抗層による抵抗Rを挿入することにより、拡張電極44から基板21の接地電位GNDへの信号の流出を防止する。
請求項(抜粋):
一導電型の半導体基板と、前記基板の上に形成した第1のエピタキシャル層と、前記第1のエピタキシャル層の上に形成した第2のエピタキシャル層と、前記第1と第2のエピタキシャル層を分離した島領域と、前記島領域の1つに形成した入力トランジスタと、前記半導体層の表面を被覆する絶縁膜と、前記入力トランジスタの入力端子に接続され前記絶縁膜の上に延在された拡張電極とを備え、前記拡張電極下部の前記第1のエピタキシャル層の比抵抗を100〜5000Ω・cmにしたことを特徴とする半導体装置。
IPC (7件):
H01L 21/06
, H01L 21/8232
, H01L 21/8222
, H01L 27/06
, H01L 21/337
, H01L 29/808
, H04R 19/01
FI (4件):
H01L 27/06 F
, H04R 19/01
, H01L 27/06 101 B
, H01L 29/80 C
Fターム (19件):
5D021CC07
, 5D021CC12
, 5F082BA01
, 5F082BA02
, 5F082BA12
, 5F082BC20
, 5F082EA09
, 5F082EA22
, 5F082GA03
, 5F102GA12
, 5F102GA16
, 5F102GB01
, 5F102GC02
, 5F102GD04
, 5F102GJ02
, 5F102GL02
, 5F102GL03
, 5F102HC01
, 5F102HC07
引用特許:
審査官引用 (14件)
-
静電容量型外力検出装置
公報種別:公開公報
出願番号:特願平8-271677
出願人:株式会社村田製作所
-
半導体装置
公報種別:公開公報
出願番号:特願平5-284775
出願人:株式会社東芝
-
特開昭61-160963
-
特開昭60-182772
-
特開昭55-151359
-
特開昭62-199050
-
特開昭59-184559
-
特許第3634660号
-
特開昭61-160963
-
特開昭60-182772
-
特開昭55-151359
-
特開昭62-199050
-
特開昭59-184559
-
特許第3634660号
全件表示
前のページに戻る