集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法

発明者： , , , ,
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-114752
公開番号（公開出願番号）：特開2006-293081
出願日： 2005年04月12日
公開日（公表日）： 2006年10月26日
要約：

【課題】ライン&スペースのパターンの端部においてもパターンの解像性を高めることができ、且つリソグラフィマージンの低下やCAD処理時間の増大を抑制する。【解決手段】集積回路に露光すべきパターンが形成されたフォトマスクであって、一方向に対する一定間隔の固定ピッチ上にラインとスペースが交互に配列された第1のデバイスパターン10と、第1のデバイスパターン10の配列方向端部に離間して配置され、固定ピッチの3倍以上の奇数倍の幅を有する第2のデバイスパターン20と、第1及び第2のデバイスパターン10,20間に配置され、固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターン30と、第2のデバイスパターン内20で固定ピッチに配置された、露光によって解像されない補助パターン21a,22aと、を有する。【選択図】図6

請求項（抜粋）：

一方向に対する一定の間隔の固定ピッチ上にラインとスペースが交互に配列された第1のデバイスパターンと、第1のデバイスパターンの配列方向端部に離間して配置され、前記固定ピッチの3倍以上の奇数倍の幅を有する第2のデバイスパターンと、第1及び第2のデバイスパターン間に配置され、前記固定ピッチ上にラインとスペースが交互に配置された、回路動作に影響を与えないダミーパターンと、第2のデバイスパターン内で前記固定ピッチ上に配置された、露光によって解像されない補助パターンと、を有することを特徴とする集積回路のパターンレイアウト。

IPC (6件)：

G03F 1/08 , H01L 21/28 , H01L 21/027 , H01L 21/82 , H01L 21/320 , H01L 23/52

FI (6件)：

G03F1/08 A , H01L21/28 D , H01L21/30 502P , H01L21/82 W , H01L21/88 Z , H01L21/88 S

Fターム (22件)：

2H095BB02 , 2H095BB36 , 4M104CC05 , 4M104DD03 , 4M104DD62 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 5F033QQ01 , 5F033UU01 , 5F033VV01 , 5F033VV06 , 5F064BB05 , 5F064BB12 , 5F064DD18 , 5F064DD24 , 5F064DD26 , 5F064EE09 , 5F064EE19 , 5F064HH06 , 5F064HH09

引用特許：

出願人引用 (1件)

特開平3-210560号公報

審査官引用 (4件)

特開平4-060547
フォトマスク及び半導体装置の製造方法並びに光近接効果補正方法
公報種別：公開公報出願番号：特願2003-176756 出願人：セイコーエプソン株式会社
露光用マスクのパターン補正方法
公報種別：公開公報出願番号：特願平11-273211 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

全件表示

前のページに戻る