特許
J-GLOBAL ID:200903088317616740

電荷結合イメージセンサの製造方法

発明者:
出願人/特許権者:
代理人 (5件): 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別:公表公報
出願番号(国際出願番号):特願2002-505653
公開番号(公開出願番号):特表2004-502297
出願日: 2001年06月20日
公開日(公表日): 2004年01月22日
要約:
ドーパントのイオン注入及びその後の熱処理によって形成される半導体領域(8,12,16)がシリコンスライス(1)の表面に設けられる電荷結合イメージセンサの製造方法。表面(2)には、シリコン酸化物層(3)と前記シリコン酸化物層(3)上に堆積されるシリコン窒化膜層(4)とから成るゲート誘電体(3,4)が設けられる。ゲート誘電体(3,4)上には電極系(17,20)が形成される。この方法においては、ゲート誘電体(3,4)の形成が終了するまで、半導体領域(8,12,16)がシリコンスライス(1)中に形成されず、ゲート誘電体(3,4)を通じてイオンが注入される。このように形成されるイメージセンサは、暗電流が非常に小さく、所定のパターンノイズが非常に低い。また、センサによって形成される画像は、白点が殆ど無い。【選択図】図11
請求項(抜粋):
ドーパントのイオン注入及びその後の熱処理によって、シリコンスライスの表面と隣接するように半導体領域がシリコンスライス中に形成され、シリコンスライスの表面には、シリコン酸化物層とシリコン酸化物層上に堆積されるシリコン窒化膜層とから成るゲート誘電体が設けられ、このゲート誘電体上に電極系が形成される電荷結合イメージセンサの製造方法において、シリコンスライスの表面上にゲート誘電体が設けられるまで、半導体領域がシリコンスライス中に形成されず、ゲート誘電体を通じてドーパントのイオンが注入されることを特徴とする方法。
IPC (4件):
H01L27/148 ,  H01L21/339 ,  H01L29/762 ,  H04N5/335
FI (4件):
H01L27/14 B ,  H04N5/335 F ,  H04N5/335 U ,  H01L29/76 301A
Fターム (17件):
4M118AA05 ,  4M118AB01 ,  4M118BA10 ,  4M118CA02 ,  4M118DA18 ,  4M118DA20 ,  4M118EA01 ,  4M118EA06 ,  4M118EA14 ,  4M118EA20 ,  4M118FA06 ,  4M118FA08 ,  4M118FA25 ,  5C024CX03 ,  5C024CY47 ,  5C024GX12 ,  5C024GY01
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る