特許
J-GLOBAL ID：200903088387627340
液晶表示装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-351456
公開番号（公開出願番号）：特開平9-197433
出願日： 1996年12月27日
公開日（公表日）： 1997年07月31日
要約：
【要約】【課題】 写真工程の回数を少なくし、かつAlとITO間の接触が防止されて、素子の信頼性が向上される液晶表示装置の製造方法を提供する。【解決手段】 基板上にゲート電極及びゲートパッド2をそれぞれ形成する段階と、基板全面に絶縁膜及び半導体膜を順に形成する段階と、半導体膜を2次写真蝕刻してトランジスタ部5に半導体膜パターンを形成する段階と、基板全面に金属膜を形成する段階と、金属膜を3次写真蝕刻してトランジスタ部5にソース電極及びドレイン電極を形成する段階と、基板全面に保護膜を形成する段階と、保護膜及び絶縁膜を4次写真蝕刻してドレイン電極表面とゲートパッド2表面を露出させるコンタクトホールをゲートパッド2より内側にオープンさせる段階と、コンタクトホールの形成された基板全面にITO膜を形成する段階と、ITO膜を5次写真蝕刻してドレイン電極及びゲートパッド2と接続される画素電極6を形成する段階とを含む液晶表示装置の製造方法。
請求項（抜粋）：
薄膜トランジスタ部及びパッド部を有する液晶表示装置の製造方法において、基板上に第1金属膜及び第2金属膜を順番に積層した後、1次写真蝕刻して前記薄膜トランジスタ部及びパッド部にゲート電極及びゲートパッドをそれぞれ形成する段階と、前記ゲート電極及びゲートパッドの形成された基板の全面に絶縁膜及び半導体膜を順番に形成する段階と、前記半導体膜を2次写真蝕刻して前記薄膜トランジスタ部に半導体膜パターンを形成する段階と、前記半導体膜パターンの形成された基板の全面に第3金属膜を形成する段階と、前記第3金属膜を3次写真蝕刻して前記薄膜トランジスタ部にソース電極及びドレイン電極を形成する段階と、前記ソース電極及びドレイン電極の形成された基板の全面に保護膜を形成する段階と、前記保護膜及び絶縁膜を4次写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階と、前記コンタクトホールの形成された基板の全面に透明導電膜を形成する段階と、前記透明導電膜を5次写真蝕刻して前記ドレイン電極及びゲートパッドと接続される画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
IPC (3件)：
G02F 1/136
, G02F 1/1343
, H01L 29/786
G02F 1/136
, G02F 1/1343
, H01L 29/78 616 U
, H01L 29/78 616 V
出願人引用 (8件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
