特許
J-GLOBAL ID:200903088460372062
半導体装置及び半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2008-145776
公開番号(公開出願番号):特開2009-021565
出願日: 2008年06月03日
公開日(公表日): 2009年01月29日
要約:
【課題】島状に設けられた半導体層の端部に起因する不良を防止し、信頼性の向上した半導体装置及びその作製方法を提供する。【解決手段】絶縁表面を有する基板上に、島状の半導体層を形成し、第1の変質処理を行い、前記島状の半導体層の表面に第1の絶縁膜を形成し、前記第1の絶縁膜を除去し、前記第1の絶縁膜が除去された前記島状の半導体層に第2の変質処理を行い、該島状の半導体層の表面に第2の絶縁膜を形成し、前記第2の絶縁膜上に導電層を形成し、前記第1の変質処理と前記第2の変質処理により、前記島状の半導体層の上端部を丸めることを行う。【選択図】図1
請求項(抜粋):
絶縁表面を有する基板上に、島状の半導体層を形成し、
第1の変質処理を行い、前記島状の半導体層の表面に第1の絶縁膜を形成し、
前記第1の絶縁膜を除去し、
前記第1の絶縁膜が除去された前記島状の半導体層に第2の変質処理を行い、該島状の半導体層の表面に第2の絶縁膜を形成し、
前記第2の絶縁膜上に導電層を形成し、
前記第1の変質処理と前記第2の変質処理により、前記島状の半導体層の上端部を丸めることを特徴とする半導体装置の作製方法。
IPC (2件):
H01L 29/786
, H01L 21/336
FI (3件):
H01L29/78 618C
, H01L29/78 618A
, H01L29/78 617S
Fターム (92件):
5F110AA01
, 5F110AA06
, 5F110AA09
, 5F110AA12
, 5F110AA22
, 5F110BB02
, 5F110BB04
, 5F110BB06
, 5F110BB07
, 5F110BB08
, 5F110BB20
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110DD21
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE09
, 5F110EE14
, 5F110EE22
, 5F110EE23
, 5F110EE31
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF22
, 5F110FF23
, 5F110FF26
, 5F110FF28
, 5F110FF29
, 5F110FF35
, 5F110GG01
, 5F110GG02
, 5F110GG03
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG22
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG43
, 5F110GG44
, 5F110GG58
, 5F110HJ01
, 5F110HJ04
, 5F110HJ23
, 5F110HL01
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL08
, 5F110HL22
, 5F110HL23
, 5F110HL24
, 5F110HM02
, 5F110HM03
, 5F110HM13
, 5F110HM15
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN34
, 5F110NN35
, 5F110NN40
, 5F110NN71
, 5F110PP01
, 5F110PP02
, 5F110PP03
, 5F110PP04
, 5F110PP05
, 5F110PP06
, 5F110PP34
, 5F110QQ09
, 5F110QQ11
引用特許:
出願人引用 (11件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る