特許
J-GLOBAL ID:200903088684612042

原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ

発明者:
出願人/特許権者:
代理人 (2件): 谷 義一 ,  阿部 和夫
公報種別:公開公報
出願番号(国際出願番号):特願2008-002403
公開番号(公開出願番号):特開2008-172243
出願日: 2008年01月09日
公開日(公表日): 2008年07月24日
要約:
【課題】低温で簡単な工程で製造された優秀な特性を有する低価のp型ZnO半導体膜の製造方法を提供すること。【解決手段】本発明のp型ZnO半導体膜の製造方法は、基板を準備し、チャンバー内に配置する段階と、チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を利用した亜鉛前駆体と酸素前駆体間の表面化学反応を通じて基板上にZnO薄膜を形成する段階と、チャンバー内に亜鉛前駆体と窒素前駆体を注入し、亜鉛前駆体と窒素前駆体間の表面化学反応を用いてZnO薄膜上にドーピング層を形成する段階とを含む。半導体膜の製造方法を通じて形成された半導体膜を利用して、ガラス、Si、SUSなどの金属箔、プラスチック基板上に特性が優秀なp型の薄膜トランジスタを形成することができ、PN接合(junction)を利用したLEDなどの光電素子を具現することができる。【選択図】図1
請求項(抜粋):
基板を準備し、チャンバー内に配置する段階と、 前記チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を用いて前記亜鉛前駆体と前記酸素前駆体間の表面化学反応を通じて前記基板上にZnO薄膜を形成する段階と、 前記チャンバー内に亜鉛前駆体と窒素前駆体を注入し、前記亜鉛前駆体と前記窒素前駆体間の表面化学反応を用いて前記ZnO薄膜上にドーピング層を形成する段階と を含むことを特徴とするp型ZnO半導体膜の製造方法。
IPC (6件):
H01L 21/365 ,  H01L 29/786 ,  H01L 21/336 ,  C01B 21/06 ,  C23C 16/40 ,  C23C 16/455
FI (14件):
H01L21/365 ,  H01L29/78 618B ,  H01L29/78 618A ,  H01L29/78 626C ,  H01L29/78 617M ,  H01L29/78 616V ,  H01L29/78 617L ,  H01L29/78 616U ,  H01L29/78 617U ,  H01L29/78 617T ,  C01B21/06 R ,  C01B21/06 N ,  C23C16/40 ,  C23C16/455
Fターム (59件):
4K030AA11 ,  4K030AA14 ,  4K030AA20 ,  4K030BA47 ,  4K030DA09 ,  4K030EA03 ,  4K030EA11 ,  5F045AA04 ,  5F045AB22 ,  5F045AC08 ,  5F045AC09 ,  5F045AC11 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AF02 ,  5F045AF07 ,  5F045AF09 ,  5F045AF10 ,  5F045CA15 ,  5F045HA22 ,  5F110AA16 ,  5F110AA17 ,  5F110AA26 ,  5F110BB01 ,  5F110BB03 ,  5F110BB04 ,  5F110BB09 ,  5F110BB20 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE08 ,  5F110EE14 ,  5F110EE15 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110GG04 ,  5F110GG20 ,  5F110GG25 ,  5F110GG42 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK11 ,  5F110HK21 ,  5F110HK22
引用特許:
審査官引用 (1件)
引用文献:
前のページに戻る