特許
J-GLOBAL ID:200903088782999290
ヘテロ接合型電界効果トランジスタとその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平9-010256
公開番号(公開出願番号):特開平10-209434
出願日: 1997年01月23日
公開日(公表日): 1998年08月07日
要約:
【要約】【課題】 HEMTの特性と耐圧とを同時に向上させる。【解決手段】 ソース電極1-8とゲート電極1-10との間の領域およびドレイン電極1-9とゲート電極1-10との間の領域にあるショットキーバリア層1-5を少なくともエッチングストッパ層1-6によって覆う。また、ゲート電極1-10はキャップ層1-7とは離隔している。
請求項(抜粋):
半導体基板上にバッファ層とチャネル層とスペーサ層とキャリア供給層とショットキーバリア層とエッチングストッパ層とが順次堆積され、さらにこのエッチングストッパ層上に高濃度不純物層であるキャップ層が堆積され、ソース電極およびドレイン電極がこのキャップ層表面に形成され、前記キャップ層に前記ショットキーバリア層に達する開口部が形成され、この開口部に露出した前記ショットキーバリア層表面にゲート電極が形成されていることを特徴とするへテロ接合型電界効果トランジスタにおいて、前記ソース電極と前記ゲート電極との間の領域および前記ドレイン電極と前記ゲート電極との間の領域にある前記ショットキーバリア層は少なくとも前記エッチングストッパ層によって覆われ、前記ゲート電極は前記キャップ層とは離隔していることを特徴とするへテロ接合型電界効果トランジスタ。
IPC (3件):
H01L 29/778
, H01L 21/338
, H01L 29/812
引用特許: