特許
J-GLOBAL ID:200903088795718834

研磨スラリー、半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 林 恒徳 ,  淺野 隆正 ,  土井 健二
公報種別:公開公報
出願番号(国際出願番号):特願2003-362035
公開番号(公開出願番号):特開2005-129637
出願日: 2003年10月22日
公開日(公表日): 2005年05月19日
要約:
【課題】 低誘電率膜を過剰に研磨することなく、精度の高い表面平坦化を実現でき、このため、優れて平坦な表面状態を有する半導体集積回路装置を得ることができ、半導体集積回路装置の多層化、細線化にとって極めて有効である研磨技術を提供する。【解決手段】 C-Si結合とSi-O結合とを有する有機ケイ素材料からなる膜を有する半導体集積回路装置の製造過程において、この膜上に1以上の他の材料が積層された表面を、少なくとも、水と、砥粒と、エーテル結合を側鎖または末端に有するポリエーテル変性シリコーンとを含む研磨スラリーで研磨する。【選択図】 なし
請求項(抜粋):
半導体集積回路装置の製造過程においてC-Si結合とSi-O結合とを有する有機ケイ素材料からなる膜上に1以上の他の材料が積層された表面を研磨するための研磨スラリーであって、 少なくとも、水と、砥粒と、エーテル結合を側鎖または末端に有するポリエーテル変性シリコーンとを含む、 研磨スラリー。
IPC (6件):
H01L21/306 ,  B24B37/00 ,  C09K3/14 ,  H01L21/304 ,  H01L21/3205 ,  H01L21/768
FI (8件):
H01L21/306 M ,  B24B37/00 H ,  C09K3/14 550Z ,  H01L21/304 622D ,  H01L21/88 K ,  H01L21/88 M ,  H01L21/88 R ,  H01L21/90 S
Fターム (27件):
3C058AA07 ,  3C058AC04 ,  3C058CB01 ,  3C058DA13 ,  3C058DA17 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ48 ,  5F033QQ50 ,  5F033RR01 ,  5F033RR04 ,  5F033RR08 ,  5F033RR21 ,  5F033RR25 ,  5F033SS04 ,  5F033SS11 ,  5F033SS21 ,  5F033XX01 ,  5F043AA26 ,  5F043AA37 ,  5F043BB25 ,  5F043DD16 ,  5F043FF07
引用特許:
出願人引用 (3件) 審査官引用 (1件)

前のページに戻る