特許

J-GLOBAL ID：200903088821314321

データ読み込み装置

発明者： 折原 旬一
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-038505
公開番号（公開出願番号）：特開平8-235053
出願日： 1995年02月27日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】 アクセスタイムが延長される場合にも、ウエイトタイムの挿入を極力減少する。【構成】 データバスDの配線負荷容量C5が増加し、データ伝達の遅延時間が延長される場合、データ保持回路16がデータを読み込むタイミングをタイミング回路20にて遅延させ、次のデータアクセスの先頭での従来のデータバスDの未利用期間にデータを読み込む。読み込みタイミングのみが遅延され、これによってウエイトタイムの挿入も極力減少され、サイクルタイムの延長を抑えることができる。

請求項（抜粋）：

データバスを経て伝達されるデータを、データ送り出し元での送り出しのタイミング制御にも用いられている同期信号を用いて生成される読み込み信号に従って読み込み、保持するようにしたデータ読み込み装置において、前記データバスでのデータ伝達の遅延時間に応じたタイミング調整時間だけ、前記読み込み信号が遅延された第2読み込み信号を生成するタイミング回路と、該第2読み込み信号に従って、前記データバスからのデータを読み込み、保持するデータ保持回路とを備えたことを特徴とするデータ読み込み装置。

IPC (2件)：

G06F 12/00 564 ,  H03K 17/04

FI (2件)：

G06F 12/00 564 A ,  H03K 17/04 Z

引用特許：

審査官引用 (4件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-260449   出願人：沖電気工業株式会社
• データ転送方式
  公報種別：公開公報   出願番号：特願平5-232827   出願人：株式会社日立製作所
• メモリアクセス制御回路
  公報種別：公開公報   出願番号：特願平4-149655   出願人：三菱電機株式会社
• 特開平1-156844