特許
J-GLOBAL ID：200903088859924760

基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法

発明者：
森田 晶

森田 晶 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-032679
公開番号（公開出願番号）：特開2003-233356
出願日： 2002年02月08日
公開日（公表日）： 2003年08月22日
要約：
【要約】【課題】 階調表示に必要な基準電圧を生成するラダー抵抗の電流を制御して低消費電力化を図る基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法を提供する。【解決手段】 基準電圧発生回路120は、ラダー抵抗回路102を含む。直列に接続された抵抗素子R0〜R62により抵抗分割された第1〜第62の分割ノードND1〜ND62からは、第1〜第62の基準電圧V1〜V62が出力される。第1のスイッチ回路104は、抵抗素子R0の一端と第1の電源線との間に挿入される。第2のスイッチ回路106は、抵抗素子R62の一端と第2の電源線との間に挿入される。第1〜第62の分割ノードND1〜ND62と、第1〜第62の基準電圧出力ノードVND1〜VND62との間に、第1〜第62の基準電圧出力スイッチVSW1〜VSW62が挿入される。第1及び第2のスイッチ回路104、106、第1〜第62の基準電圧出力スイッチVSW1〜VSW62は、所与のスイッチ制御信号によりオンオフ制御される。
請求項（抜粋）：
階調データに基づいてガンマ補正された階調値を生成するための多値の基準電圧を発生する基準電圧発生回路であって、直列に接続された複数の抵抗回路を有し、各抵抗回路により抵抗分割された第1〜第i(iは2以上の整数)の分割ノードの電圧を第1〜第iの基準電圧として出力するラダー抵抗回路と、第1の電源電圧が供給される第1の電源線と前記ラダー抵抗回路の一端との間に挿入された第1のスイッチ回路と、第2の電源電圧が供給される第2の電源線と前記ラダー抵抗回路の他端との間に挿入された第2のスイッチ回路と、を含み、前記第1及び第2のスイッチ回路は、第1及び第2のスイッチ制御信号に基づいてオンオフ制御されることを特徴とする基準電圧発生回路。
IPC (8件)：
G09G 3/36 ,  G02F 1/133 575 ,  G05F 1/10 ,  G09G 3/20 611 ,  G09G 3/20 612 ,  G09G 3/20 623 ,  G09G 3/20 641 ,  G09G 3/20
FI (8件)：
G09G 3/36 ,  G02F 1/133 575 ,  G05F 1/10 N ,  G09G 3/20 611 A ,  G09G 3/20 612 F ,  G09G 3/20 623 X ,  G09G 3/20 641 C ,  G09G 3/20 641 Q
Fターム (42件)：
2H093NA31 ,  2H093NA58 ,  2H093NC02 ,  2H093NC22 ,  2H093NC26 ,  2H093NC34 ,  2H093ND06 ,  2H093ND39 ,  2H093NE01 ,  5C006AA16 ,  5C006AF36 ,  5C006AF46 ,  5C006AF51 ,  5C006AF53 ,  5C006AF71 ,  5C006AF83 ,  5C006BB16 ,  5C006BC12 ,  5C006BF03 ,  5C006BF04 ,  5C006BF43 ,  5C006FA47 ,  5C006FA56 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD03 ,  5C080DD26 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5H410BB04 ,  5H410CC02 ,  5H410DD02 ,  5H410EA11 ,  5H410EA32 ,  5H410EA33 ,  5H410EB01 ,  5H410EB37
引用特許：
審査官引用 (4件)
  • 液晶ディスプレイ装置
    公報種別：公開公報   出願番号：特願平10-006376   出願人：三菱電機株式会社
  • 特開平3-105313
  • 液晶表示制御駆動回路
    公報種別：公開公報   出願番号：特願平7-058426   出願人：富士電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM