特許
J-GLOBAL ID：200903088874619310

半導体装置の製造方法

発明者：
竹中 伸之

竹中 伸之 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-274866
公開番号（公開出願番号）：特開2000-106396
出願日： 1998年09月29日
公開日（公表日）： 2000年04月11日
要約：
【要約】【課題】 絶縁膜途中にエッチングストップ層を設ける方法においては、スルーホール形成時に既に上層の絶縁膜が成膜されているのでホールアスペクトが高くなっており、加工が困難になる等の問題点があった。【解決手段】 プラズマ酸化膜9を堆積した後、所定の形状のスルーホール9を設ける。全面にプラズマ酸化膜9に対してエッチングの選択比が大きい低誘電率膜12を堆積させる。次に低誘電率膜12に配線溝15を形成する。全面にバリアメタル16及び導電層17をスルーホール9及び配線溝15に埋設する。CMP法により表面を平坦化し、配線を形成する。
請求項（抜粋）：
第1の絶縁膜を堆積した後、導電性の下地が露出するように所定の形状の第1の開口部を設ける工程と、全面に上記第1の絶縁膜に対してエッチングの選択比が大きい第2の絶縁膜を堆積させる工程と、少なくとも、上記第1の開口部領域が開口されたパターンのマスクを用いて、上記第2の絶縁膜をエッチングし、上記第2の絶縁膜に第2の開口部を形成する工程と、全面に配線材料を堆積し、該配線材料を上記第1の開口部及び第2の開口部に埋設するとともに、上記導電性の下地と上記配線材料とを電気的に接続する工程と、上記配線材料を研磨することにより、上記第1の開口部及び第2の開口部に配線を形成する工程とを有することを特徴とする、半導体装置の製造方法。
IPC (4件)：
H01L 21/768 ,  H01L 21/312 ,  H01L 21/316 ,  H01L 21/3205
FI (4件)：
H01L 21/90 B ,  H01L 21/312 N ,  H01L 21/316 M ,  H01L 21/88 K
Fターム (42件)：
5F033AA12 ,  5F033AA19 ,  5F033AA29 ,  5F033AA34 ,  5F033AA35 ,  5F033AA64 ,  5F033BA17 ,  5F033BA25 ,  5F033DA07 ,  5F033DA34 ,  5F033DA36 ,  5F033DA38 ,  5F033EA03 ,  5F033EA22 ,  5F033EA25 ,  5F033EA28 ,  5F033EA29 ,  5F033FA03 ,  5F058AA03 ,  5F058AC10 ,  5F058AE05 ,  5F058AF02 ,  5F058AF04 ,  5F058AG04 ,  5F058AH02 ,  5F058BA06 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BD18 ,  5F058BD19 ,  5F058BF07 ,  5F058BF14 ,  5F058BF21 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF30 ,  5F058BH12 ,  5F058BH20 ,  5F058BJ01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM