特許
J-GLOBAL ID:200903088931288610

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-265551
公開番号(公開出願番号):特開2000-164824
出願日: 1999年09月20日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】埋込みストラップの形成後の高温を伴う後工程で、コンタクト抵抗の増加を招くこと無く、トレンチの側面(単結晶Si)から埋込みストラップ(多結晶Si)へのSiのエピタキシャル成長を抑制すること。【解決手段】トレンチ3の側面と埋込みストラップ11との界面に薄いSiC層10を設ける。
請求項(抜粋):
単結晶半導体基板と、前記単結晶半導体基板上に形成された多結晶半導体膜と、前記単結晶半導体基板と前記多結晶半導体膜との間に形成され、かつ前記単結晶半導体基板および前記多結晶半導体膜の構成材料とは異なる物質からなる導電性を有する界面層とを備えていることを特徴とする半導体装置。
IPC (2件):
H01L 27/108 ,  H01L 21/8242
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る