特許
J-GLOBAL ID：200903089280057742

半導体装置

発明者：
君塚 直彦

君塚 直彦 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-297397
公開番号（公開出願番号）：特開2001-118935
出願日： 1999年10月19日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 所望の動作速度を維持したまま消費電力を低減することができる半導体装置を提供する。【解決手段】 外部から送信された信号を受信する受信回路にトランジスタ18及び19からなるCMOSトランジスタが設けられている。受信回路内のNウェル11及びPウェル12が素子分離絶縁膜13により区画されている。ゲート酸化膜16の膜厚は、ゲート酸化膜14のそれよりも厚い。例えば、ゲート酸化膜16の膜厚は24乃至29Åであり、ゲート酸化膜14の膜厚は20乃至25Åである。ゲート酸化膜14の厚さは、受信回路1に最低限要求される動作速度が得られる程度に厚く設定される。受信回路には、待機状態であっても電力が供給されている。また、受信回路の動作開始をトリガとして動作を開始する内部回路が設けられている。内部回路にトランジスタ28及び29からなるCMOSトランジスタが設けられている。
請求項（抜粋）：
動作時及び待機状態時に電力が供給される第1の回路ブロックを有する半導体装置において、前記第1の回路ブロックは、第1のPチャネルMOSトランジスタ及び前記待機状態時のゲートリーク電流が前記第1のPチャネルMOSトランジスタのそれに揃えられた第1のNチャネルMOSトランジスタからなる第1の相補型MOSトランジスタを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/8238 ,  H01L 27/092
FI (2件)：
H01L 27/08 321 D ,  H01L 27/08 321 A
Fターム (10件)：
5F048AA00 ,  5F048AB04 ,  5F048AB10 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BB18 ,  5F048BE03 ,  5F048BG14
引用特許：
審査官引用 (6件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平9-267035   出願人：株式会社東芝
  • 特開昭64-061048
  • 特開平4-250663
全件表示

前のページに戻る

TOP

BOTTOM