半導体記憶装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：中村純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-262976
公開番号（公開出願番号）：特開平10-112192
出願日： 1996年10月03日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】リフレッシュ回数の過剰によるメモリの寿命低下を防止する半導体記憶装置を提供する。【解決手段】データの書き込み回路103と、読み出し回路104とをカラムデコーダ102を介してビット線に接続じ、不揮発性メモリトランジスタのコントロールゲートに接続されるワード線に、高しきい値電圧以下でVcc電圧以上の第1の判定電圧と、Vcc電圧以下で低しきい値電圧以上の第2の判定電圧とを印加できる電圧発生回路105を、ローデコーダ101を介して接続し、制御回路106と第2の記憶装置111とを備え、第1の判定電圧を上記ビットに印加した際の第1の読み出し結果と第2の判定電圧を印加した際の第2の読み出し結果とを第2の記憶装置に記憶し、第1の読み出し結果でオン、第2の読み出し結果でオフの場合に、上記ビットの記憶データが劣化していると判定して当該ビットをリフレッシュする半導体記憶装置。

請求項（抜粋）：

周囲を絶縁膜で囲まれたフローティングゲートを持つ不揮発性メモリトランジスタであって、該フローティングゲート内の電子電荷の多少に対応して生じる高しきい値電圧状態と低しきい値電圧状態とによってデータを記憶する不揮発性メモリトランジスタを複数個有し、該複数の不揮発性メモリトランジスタを各ビットとするメモリマトリックスを有する半導体記憶装置において、上記ビットにデータを書き込む書き込み回路と、データを読み出す読み出し回路とをカラムデコーダを介して上記ビットのビット線に接続すると共に、上記不揮発性メモリトランジスタのコントロールゲートに接続されるワード線に、上記高しきい値電圧以下でVcc電圧以上の第1の判定電圧と、上記Vcc電圧以下で上記低しきい値電圧以上の第2の判定電圧と、を各々印加できる電圧発生回路を、ローデコーダを介して接続し、かつ、上記書き込み回路と上記読み出し回路と上記カラムデコーダ、および上記電圧発生回路と上記ローデコーダの動作を制御する制御回路を有し、さらに上記メモリマトリックスとは別個の第2の記憶装置を備え、上記第1の判定電圧を、所定ビットに相当する上記ワード線に印加した際の上記不揮発性メモリトランジスタの読み出し結果を当該ビットにおける第1の読み出し結果として上記第2の記憶装置に記憶すると共に、上記第2の判定電圧を上記ワード線に印加した際の上記不揮発性メモリトランジスタの読み出し結果を当該ビットにおける第2の読み出し結果として上記第2の記憶装置に記憶し、上記第1の読み出し結果において上記不揮発性メモリトランジスタがオンしており、上記第2の読み出し結果において上記不揮発性メモリトランジスタがオフしている場合に、上記ビットの記憶データが劣化しているとして、上記制御回路がデータ劣化信号を発生するように構成したことを特徴とする半導体記憶装置。

FI (2件)：

G11C 17/00 614 , G11C 17/00 601 P

引用特許：

審査官引用 (6件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-207767 出願人：株式会社東芝
特開平2-105393
特開平3-222196

全件表示

前のページに戻る