特許
J-GLOBAL ID：200903089305865679

半導体装置

発明者：
大石 司

大石 司 について

, 
岡阪 康彦

岡阪 康彦 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-258785
公開番号（公開出願番号）：特開平9-101347
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：
【要約】【課題】 複数の内部回路が存在する場合に、各内部回路のリーク電流を個別に検出することができる半導体装置を提供することである。【解決手段】 この半導体装置1は、内部回路a1〜a5、スイッチS1〜S5、基準電流発生回路17、出力回路19およびリーク電流取出回路21を含む。複数の内部回路a1〜a5に対応して複数のスイッチS1〜S5が設けられているため、リーク電流の検出を希望する内部回路に対応するスイッチのみをオンにすることができる。このため、リーク電流の検出を希望する内部回路におけるリーク電流IL1のみを取出すことができる。このリーク電流IL1に応じた電流IL2と基準電流発生回路17からの基準電流IR2とを比較ノードNCにおいて、比較し、その比較結果を出力回路19を介してリーク電流の検出結果としてテスタ3に出力する。
請求項（抜粋）：
情報を記憶するためのメモリセルを複数有するメモリセルアレイを備え、そのメモリセルを指定するためのアドレスが外部から入力される半導体装置であって、前記アドレスを受ける複数のアドレスピンと、第1のノードと第2のノードとの間に、並列に設けられる複数の内部回路と、前記複数の内部回路に対応して設けられ、前記第1のノードと前記第2のノードとの間の対応する内部回路を介する電流経路を遮断するための複数のスイッチング手段と、前記複数のアドレスピンのうちの所定数のアドレスピンから入力される前記所定数のビット数を有するビット信号に基づき前記複数のスイッチング手段のオン/オフを制御する制御手段とを備えた、半導体装置。
IPC (2件)：
G01R 31/28 ,  G01R 31/26
FI (2件)：
G01R 31/28 V ,  G01R 31/26 G
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM