特許
J-GLOBAL ID：200903089315838645

半導体集積回路の入出力保護装置とその保護方法

発明者：
森下 泰之

森下 泰之 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-371300
公開番号（公開出願番号）：特開2001-186003
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】 集積回路の微細化に伴う、拡散層の浅接合化およびシリサイド化、ゲート酸化膜の薄膜化等で静電気耐性を低下させることなく、配線レイアウトの変更のみで、集積回路の入力バッファとしても、出力バッファとしても、双方向バッファとしても適用可能な入出力保護装置を提供する。【解決手段】 保護装置をMOS構造で構成し、そのボディは半導体基板と電気的に分離して、且つ制御回路へ接続する。これにより、過電圧印加時に、寄生バイポーラのベースに相当するボディの電位が上昇しやすくなるので、保護装置はより低い電圧でターンオンし、静電気耐性が向上する。また、静電気耐性はゲートの接続方法に依存しないので、配線レイアウトを変更すれば、入力バッファ、出力バッファ、双方向バッファのいずれにも適用することができ、バッファサイズおよびチップサイズの縮小が可能となる。
請求項（抜粋）：
半導体基板上に形成される集積回路の入出力保護装置であって、この入出力保護装置は、ドレイン、ゲート、ソース、ボディを備えたMOS構造を有しており、前記ドレインは入出力パッドへ接続され、前記ゲートは内部回路又は第1基準電位端子へ接続され、前記ソースは第1基準電位端子へ接続され、前記ボディは、前記半導体基板と電気的に分離されており、且つ制御回路へ接続されていることを特徴とする半導体集積回路の入出力保護装置。
IPC (3件)：
H03K 19/003 ,  H01L 23/60 ,  H03K 19/0175
FI (3件)：
H03K 19/003 E ,  H01L 23/56 B ,  H03K 19/00 101 S
Fターム (10件)：
5J032AA06 ,  5J032AC18 ,  5J056BB47 ,  5J056BB54 ,  5J056DD27 ,  5J056DD51 ,  5J056EE04 ,  5J056GG09 ,  5J056GG11 ,  5J056KK02
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM