特許
J-GLOBAL ID：200903089356618099
薄膜の静電容量式タッチパッドの使用及びその製造工程
発明者：
,
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2004-092294
公開番号（公開出願番号）：特開2005-197200
出願日： 2004年03月26日
公開日（公表日）： 2005年07月21日
要約：
【課題】 コスト削減のため薄膜を使用した静電容量式タッチパッド及びその製造工程を提供する。【解決手段】 静電容量式タッチパッドは、1枚の薄膜層と1枚のプリント回路基盤を備えている。薄膜層は二方向へのトレースを有し、プリント回路基盤は第一導体層及び第二導体層を1つのグランドブレーンの両面上に有している。第一導体層が有するボンディングパッドと二方向のトレースとを接合し、且つバイアにより第一導体層及び第二導体層に連接する。静電容量式タッチパッドは、それぞれ薄膜層及びプリント回路基盤の製造に分けられる。導電接着剤による接合、あるいはプリント回路基盤を基底として、薄膜層をプリント回路基盤上にプリントする。【選択図】 図5
請求項（抜粋）：
静電容量式タッチパッドであって、薄膜層及びプリント回路基盤を備え、
前記薄膜層は、第一絶縁層、第二絶縁層及び第三絶縁層、第一方向のトレース及び第二方向のトレースを有し、前記第一方向のトレースは前記第一絶縁層と前記第二絶縁層との間にあり、前記第二絶縁層は前記第一方向のトレースと前記第二方向のトレースとの間にあり、前記第二方向のトレースは前記第二絶縁層と前記第三絶縁層との間にあり、前記第一方向のトレース及び前記第二方向のトレースはそれぞれ第一トレースポイント及び第二トレースポイントを有し
前記プリント回路基盤はサブストレートを有し、前記サブストレートの両面上に第一導体層及び第二導体層があり、前記第一導体層は前記第三絶縁層と前記サブストレートとの間にあり、前記第一導体層はボンディングパッドを有し前記第一トレースポイント及び前記第二トレースポイントを圧着し、バイアによって前記第二導体層を連接することを特徴とする静電容量式タッチパッド。
IPC (2件)：
FI (2件)：
H01H13/00 B
, H01H11/00 G
5G006AA06
, 5G006AZ02
, 5G006AZ05
, 5G006FB17
, 5G006FB19
, 5G006FB30
, 5G006FD02
, 5G006JA01
, 5G023AA03
, 5G023AA05
, 5G023AA12
, 5G023AA20
, 5G023CA19
, 5G023CA30
